-
公开(公告)号：CN110993685A
公开(公告)日：2020-04-10
申请号：CN201910847196.0
申请日：2019-09-09
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L27/108 , H01L21/28 , H01L21/8242
Abstract: 公开了半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底具有沟槽；栅极介电层，所述栅极介电层覆盖所述沟槽的表面；栅电极，所述栅电极填充所述沟槽的下部；覆盖图案，所述覆盖图案在所述沟槽中位于所述栅电极上；以及功函数控制图案，所述功函数控制图案在所述沟槽中位于所述栅电极与所述覆盖图案之间。所述栅极介电层包括：第一区段，所述第一区段具有第一厚度并且设置在所述栅电极与所述沟槽之间；以及第二区段，所述第二区段具有第二厚度并且设置在所述覆盖图案与所述沟槽之间。所述第二厚度小于所述第一厚度。
-
公开(公告)号：CN112447726B
公开(公告)日：2025-03-07
申请号：CN202010644166.2
申请日：2020-07-07
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/528
Abstract: 提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。
-
公开(公告)号：CN110504267B
公开(公告)日：2024-12-13
申请号：CN201910417483.8
申请日：2019-05-20
Applicant: 三星电子株式会社
Abstract: 本申请公开了一种半导体装置及其制造方法。所述方法包括形成有源结构，所述有源结构包括多个有源图案、限定有源图案的装置隔离层以及跨越有源图案并沿第一方向延伸的栅极结构；在有源结构上形成第一掩模图案；以及通过使用第一掩模图案作为蚀刻掩模来图案化有源结构以形成沟槽。形成第一掩模图案包括在第一掩模层中形成沿与第一方向交叉的第二方向延伸的多个第一开口，以及在第一掩模层中形成沿与第一方向和第二方向交叉的第三方向延伸的多个第二开口。
-
-
公开(公告)号：CN118450700A
公开(公告)日：2024-08-06
申请号：CN202410142548.3
申请日：2024-01-31
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：器件隔离部，在衬底上并限定沿第一方向和第二方向二维设置的有源区，有源区每个在第一方向上延伸；第一字线和第二字线，在第二方向上与有源区交叉并在第一方向上彼此相邻；第一杂质区，在第一字线和第二字线之间的有源区中；第二杂质区，在第一字线的一侧的有源区中并与第一杂质区间隔开；第一导电垫，与第一杂质区接触；第二导电垫，与第二杂质区接触；位线，在第一导电垫上并沿第一方向延伸；存储节点接触结构，在第二导电垫上；以及着落垫，在存储节点接触结构上。
-
Patent Agency Ranking
公开(公告)号：CN118450699A
公开(公告)日：2024-08-06
申请号：CN202410095371.6
申请日：2024-01-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：在第一方向上延伸并且在与第一方向交叉的第二方向上布置的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一和第二边缘部分；顺序提供在第一有源图案的第一边缘部分上的第一存储节点焊盘和第一存储节点接触；以及顺序提供在第二有源图案的第二边缘部分上的第二存储节点焊盘和第二存储节点接触。第一存储节点接触和第二存储节点接触中的每个包括金属材料。
-
公开(公告)号：CN117119789A
公开(公告)日：2023-11-24
申请号：CN202310428648.8
申请日：2023-04-20
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/528
Abstract: 一种半导体存储器装置包括：半导体衬底；外围电路结构，其设置在半导体衬底上；以及单元阵列结构，其位于外围电路结构上并且包括存储器单元阵列，该存储器单元阵列包括多个存储器单元，其中，单元阵列结构的多个存储器单元中的每一个包括：位线，其在第一水平方向上延伸；沟道图案，其包括位线上的水平沟道部分以及从水平沟道部分竖直地突出的竖直沟道部分；第一字线，其在沟道图案上在与第一水平方向交叉的第二水平方向上延伸；第一栅极绝缘图案，其位于沟道图案和第一字线之间；着陆焊盘，其连接到沟道图案的竖直沟道部分；以及数据存储图案，其设置在着陆焊盘上。
-
公开(公告)号：CN116997180A
公开(公告)日：2023-11-03
申请号：CN202310467637.0
申请日：2023-04-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置可包括：位线，其在第一方向上延伸；半导体图案，其位于位线上，半导体图案包括在第一方向上彼此相对的第一竖直部分和第二竖直部分以及连接第一竖直部分和第二竖直部分的水平部分；第一字线和第二字线，其位于水平部分上，分别与第一竖直部分和第二竖直部分相邻；以及栅极绝缘图案，其位于第一竖直部分和第一字线之间以及第二竖直部分和第二字线之间。水平部分的底表面可位于低于或等于位线的最上表面的高度处。
-
公开(公告)号：CN116133412A
公开(公告)日：2023-05-16
申请号：CN202210799655.4
申请日：2022-07-06
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：堆叠件，包括垂直地堆叠在基底上的层组，层组中的每个包括字线、下沟道层、上沟道层以及电连接到下沟道层和上沟道层的数据存储元件；和位线，在堆叠件的一侧处，位线垂直地延伸，其中，位线包括：连接到层组中的每个的下沟道层和上沟道层的突出部，每个层组的字线在平行于基底的顶表面的第一方向上延伸，并且每个层组的字线夹在层组的下沟道层与上沟道层之间。
-
公开(公告)号：CN108155147B
公开(公告)日：2023-04-18
申请号：CN201711224331.3
申请日：2017-11-29
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/528
Abstract: 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法可以包括：提供包括单元阵列区域和外围电路区域的衬底；形成覆盖单元阵列区域并暴露外围电路区域的至少一部分的掩模图案；在由掩模图案暴露的外围电路区域上生长半导体层，使得半导体层具有与衬底不同的晶格常数；形成覆盖单元阵列区域并暴露半导体层的缓冲层；形成覆盖缓冲层和半导体层的导电层；以及图案化导电层以在单元阵列区域上形成导电线以及在外围电路区域上形成栅电极。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.03 seconds)
