-
公开(公告)号：CN106469736A
公开(公告)日：2017-03-01
申请号：CN201610645572.4
申请日：2016-08-08
Applicant: 三星电子株式会社
IPC: H01L27/11578 , H01L27/11551
CPC classification number: H01L27/11582 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L29/167 , H01L27/11551 , H01L27/11514 , H01L27/11578
Abstract: 提供了一种三维半导体存储装置，所述三维半导体存储装置包括：外围逻辑结构，位于半导体基底上以包括外围逻辑电路和下绝缘间隙填充层；水平半导体层，位于外围逻辑结构上；堆叠件，位于水平半导体层上，堆叠件中的每个堆叠件包括竖直堆叠在水平半导体层上的多个电极；多个竖直结构，穿过堆叠件并连接到水平半导体层。水平半导体层可以包括：第一半导体层，设置在下绝缘间隙填充层上并共掺杂有防扩散材料和第一杂质浓度的第一导电型杂质；第二半导体层，设置在第一半导体层上并掺杂有或者未掺杂有比第一杂质浓度低的第二杂质浓度的第一导电型杂质。
-
Patent Agency Ranking
公开(公告)号：CN101615618B
公开(公告)日：2015-09-09
申请号：CN200910149282.0
申请日：2009-06-12
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/788 , H01L29/06 , H01L21/8247 , H01L21/762 , H01L21/31
CPC classification number: H01L27/11573 , H01L27/11526 , H01L27/11546 , H01L27/11592 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种集成电路及其制作方法、固态存储器模块和计算机系统。一种集成电路包括闪速存储器单元和外围电路，该外围电路包括低电压晶体管(LVT)和高电压晶体管(HVT)。该集成电路包括隧道阻障层，该隧道阻障层包括SiON、SiN或其他高k材料。隧道阻障层可以包括HVT的栅极电介质的一部分。隧道阻障层可以构成HVT的完整的栅极电介质。在浅槽隔离(STI)之间或者在STI之上可以形成对应的隧道阻障层。因此，可以提高驱动器芯片IC的制造效率。
-
公开(公告)号：CN103971722A
公开(公告)日：2014-08-06
申请号：CN201410012777.X
申请日：2014-01-10
Applicant: 三星电子株式会社
IPC: G11C7/18 , H01L27/115 , H01L21/8247
CPC classification number: G11C5/025 , G11C7/02 , G11C7/1039 , G11C7/18 , H01L27/11573 , H01L27/11582
Abstract: 根据发明构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。
-
公开(公告)号：CN102468283A
公开(公告)日：2012-05-23
申请号：CN201110365462.X
申请日：2011-11-17
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L27/115 , H01L23/528 , H01L21/8247
CPC classification number: H01L21/76832 , H01L27/11519 , H01L27/11548 , H01L27/11551 , H01L27/11556 , H01L27/11565 , H01L27/11575 , H01L27/11578 , H01L27/11582
Abstract: 存储器件包括：衬底，在水平方向上延伸；多个绝缘层，在衬底上；以及多个导电图案，至少两个导电图案的每个在相邻的下绝缘层与相邻的上绝缘层之间。多个半导体材料的垂直沟道形成为在垂直方向上延伸穿过多个绝缘层和多个导电图案，栅极绝缘层在导电图案与垂直沟道之间使导电图案与垂直沟道绝缘。该至少两个导电图案具有导电接触区，该至少两个导电图案的导电接触区为台阶构造使得相邻下导电图案的接触区在水平方向上延伸到相邻上导电图案的接触区之外。蚀刻停止层位于导电接触区上，其中蚀刻停止层具有在多个导电图案中的第一个上的第一部分并具有在多个导电图案中的第二个上的第二部分，其中第一部分的厚度大于第二部分的厚度。
-
公开(公告)号：CN1128474C
公开(公告)日：2003-11-19
申请号：CN98103740.2
申请日：1998-02-12
Applicant: 三星电子株式会社
CPC classification number: H01L27/10852 , H01L27/10855 , H01L27/10885
Abstract: 一种可防止由于图形化存储电极时发生套刻失准而造成的位线氧化的半导体存储器件制造方法和半导体存储器件。在此方法中，在位线上或接触孔中形成氧化阻挡层，如氮化层，以便阻止氧通过扩散进入位线结构中，从而防止位线的氧化。
-
公开(公告)号：CN1202003A
公开(公告)日：1998-12-16
申请号：CN98103740.2
申请日：1998-02-12
Applicant: 三星电子株式会社
CPC classification number: H01L27/10852 , H01L27/10855 , H01L27/10885
Abstract: 一种可防止由于图形化存储电极时发生套刻失准而造成的位线氧化的半导体存储器件制造方法和半导体存储器件。在此方法中,在位线上或接触孔中形成氧化阻挡层,如氮化层,以便阻止氧通过扩散进入位线结构中,从而防止位线的氧化。
-
-
-
-
-
Search Results
56
records
(took 0.023 seconds)
