公开(公告)号：CN1375814A

公开(公告)日：2002-10-23

申请号：CN02118688.X

申请日：2002-03-15

Applicant: 三星电子株式会社

Inventor： 朴哲佑

IPC: G09G3/36

CPC classification number: G09G3/3406 ,  G09G3/20 ,  G09G3/2011 ,  G09G3/3648 ,  G09G2320/0271 ,  G09G2320/0285 ,  G09G2320/062 ,  G09G2320/0626 ,  G09G2320/0633 ,  G09G2320/064 ,  G09G2320/0646 ,  G09G2320/0673 ,  G09G2320/103 ,  G09G2330/021 ,  G09G2360/16

Abstract: 本发明公开了一种具有自适应亮度增强功能的液晶显示器及其驱动方法。定时控制器检查外部提供的图像数据的特征,当发现它们是运动图像时,其从所述图像数据中确定需要的亮度级和输出亮度级控制信号,当发现它们是静止图像时,输出预定亮度信号。当定时控制器提供高亮度级驱动的亮度控制信号时,背景光驱动器输出高电位背景光驱动电压给背景光单元,当输入恒定亮度信号时,输出恒定级亮度信号。因此,通过选择显示屏的多个部分和跟踪并监视图像数据的变化,确定所述图像特征和确定亮度增强功能的应用条件,以控制背景光的亮度级和伽马电平输出。因此,提高了显示屏对比度和减少了功耗。

公开(公告)号：CN1049514C

公开(公告)日：2000-02-16

申请号：CN93119604.3

申请日：1993-09-30

Applicant: 三星电子株式会社

Inventor： 朴哲佑 ,  张贤淳 ,  金哲洙 ,  金明镐 ,  李升勋 ,  李始烈 ,  李镐哲 ,  金泰禛 ,  崔润浩

IPC: G11C7/00 ,  G11C11/40 ,  G06F12/00

CPC classification number: G11C7/1018 ,  G11C7/1045 ,  G11C7/1072 ,  G11C7/222 ,  G11C7/225 ,  G11C11/406 ,  G11C11/40618 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4082 ,  G11C11/4087 ,  G11C2207/2281

Abstract: 一同步DRAM，能同来自一外部系统的时钟同步地在其中一存贮单元阵列中存取数据。该同步DRAM接收一外部时钟并包括有大量的各有大量存贮单元并可操作在任有一效周期或一予充电周期的存贮体；一用于接收一行地址选通信号并响应该时钟而锁存该行地址选通信号的一逻辑电平的电路；用于接收一个存贮体的外部产生的地址的一地址输入电路；和用于接收该锁存的逻辑电平和来自地址输入电路的该地址的电路。

公开(公告)号：CN116564782A

公开(公告)日：2023-08-08

申请号：CN202211386948.6

申请日：2022-11-07

Applicant: 三星电子株式会社

Inventor： 金学泳 ,  金道源 ,  任志洙 ,  卢泳辰 ,  朴哲佑 ,  许敏宁

IPC: H01J37/32 ,  H01L21/3065 ,  H01L21/67 ,  C23C16/505 ,  C23C16/455

Abstract: 公开的是等离子体导流板、衬底处理装置和衬底处理方法。所述等离子体导流板包括：下环；上环，所述上环在俯视图中位于所述下环外部并且垂直地延伸；以及中间环，所述中间环从所述下环延伸到所述上环以相对于水平方向形成锐角。所述下环包括：下中央孔，所述下中央孔垂直地穿过所述下环的中心；以及多个下狭缝，所述多个下狭缝位于所述下中央孔外部并且垂直地穿透所述下环。所述中间环提供将所述中间环的内侧表面连接到所述中间环的外侧表面的中间狭缝。所述多个下狭缝与所述下环的面积比等于或大于大约59％。

公开(公告)号：CN103377695B

公开(公告)日：2019-01-15

申请号：CN201310146077.5

申请日：2013-04-24

Applicant: 三星电子株式会社

Inventor： 徐恩圣 ,  朴哲佑 ,  黄泓善

IPC: G11C11/4063 ,  G11C11/406

Abstract: 一种存储系统包括存储控制器和至少一个存储器件。所述至少一个存储器件包括刷新请求电路，该刷新请求电路在基于存储单元的数据保持时间（诸如基于存储单元行的各个数据保持时间）的定时生成刷新请求信号。存储控制器响应于所接收的刷新请求信号来调度用于至少一个存储器件的操作命令。

公开(公告)号：CN103377158B

公开(公告)日：2018-04-20

申请号：CN201310136956.X

申请日：2013-04-19

Applicant: 三星电子株式会社

Inventor： 金尚玧 ,  孙钟弼 ,  金秀娥 ,  朴哲佑 ,  黄泓善

IPC: G06F13/16

CPC classification number: G11C11/40615 ,  G11C11/40611 ,  G11C11/40618 ,  G11C11/40622 ,  G11C11/408 ,  G11C11/4096 ,  G11C2211/4061

Abstract: 存储装置可以包括：存储单元阵列，其包括多个行的易失性存储单元，所述多个行包括弱单元行和正常单元行；命令解码器，其被配置为从存储装置外部的源接收命令；地址表，其存储用于识别对应的弱单元行的多个弱单元行地址；刷新控制电路，其被配置为控制存储单元阵列的操作，以周期性地刷新易失性存储单元的多个行，其中，所述刷新控制电路被配置为被配置为响应于命令解码器接收用于写入到弱单元行的写入命令而引起弱单元行的刷新操作，其中由在地址表中存储的弱单元行地址识别该弱单元行。

公开(公告)号：CN106205663A

公开(公告)日：2016-12-07

申请号：CN201610381950.2

申请日：2016-06-01

Applicant: 三星电子株式会社

Inventor： 车相彦 ,  郑会柱 ,  姜郁成 ,  朴哲佑

IPC: G11C7/10 ,  G11C29/56

CPC classification number: G06F11/1068 ,  G06F11/1048 ,  G11C29/02 ,  G11C29/42 ,  G11C29/52 ,  H03M13/05 ,  H03M13/1575 ,  G11C7/10 ,  G11C29/56008

Abstract: 公开了半导体存储器设备、存储器系统及错误校正的方法。半导体存储器设备能够在半导体存储器设备外部检测半导体存储器设备中生成的误校正比特。所述半导体存储器设备可以基于从外部接收到的第一数据生成第一检查比特；将包括第一数据和第一检查比特的纠错码(ECC)码字划分到多个ECC码字组；以及将由包括在第一ECC码字组中的错误比特所引起的误校正比特布置在另一ECC码字组中而不是第一ECC码字组中。

公开(公告)号：CN103680594A

公开(公告)日：2014-03-26

申请号：CN201310384656.3

申请日：2013-08-29

Applicant: 三星电子株式会社

Inventor： 孙钟弼 ,  朴哲佑 ,  柳鹤洙 ,  黄泓善

IPC: G11C11/406

CPC classification number: G06F3/061 ,  G06F3/0604 ,  G06F3/0659 ,  G06F3/0676 ,  G06F3/068 ,  G06F13/1642 ,  G11C7/00 ,  G11C7/1048 ,  G11C11/4076 ,  Y02D10/14

Abstract: 存储器系统包括存储器件和存储器控制器。存储器件包括多个存储单元。存储器控制器被配置为在激活命令和预充电命令之间在存储器件上连续地执行多个写命令。在存储器系统中，当在执行具有所述多个写命令当中的最后的写命令的第一写操作之后并且然后发出所述预充电命令时，在所述预充电命令之后发出用于第二写操作的所述最后的写命令。第一写操作和第二写操作将相同的数据集写到所述多个存储单元当中具有相同地址的存储单元。

公开(公告)号：CN103544984A

公开(公告)日：2014-01-29

申请号：CN201310290656.7

申请日：2013-07-11

Applicant: 三星电子株式会社

Inventor： 金燦景 ,  车秀镐 ,  姜东锡 ,  朴哲佑 ,  孙东贤 ,  李润相 ,  金惠珍

IPC: G11C11/16

CPC classification number: G11C11/165 ,  G11C5/025 ,  G11C5/04 ,  G11C7/1009 ,  G11C7/1054 ,  G11C7/1057 ,  G11C7/1081 ,  G11C7/222 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693 ,  G11C11/5607 ,  G11C13/047 ,  G11C29/022 ,  G11C29/028 ,  G11C29/50008

Abstract: 公开了一种诸如磁性随机存取存储器（MRAM）的磁性存储设备，及在其上安装了磁性存储设备的存储模块和存储系统。MRAM包括：磁性存储单元，每个磁性存储单元根据磁化方向在至少两个状态之间变化；及提供各种接口功能的接口单元。存储模块包括模块板和安装在模块板上的至少一个MRAM芯片，并且进一步包括管理至少一个MRAM芯片的操作的缓冲器芯片。存储系统包括MRAM和与MRAM通信的存储控制器，并且通过使用连接在MRAM和存储控制器之间的光链路，可以通信电向光转换信号或光向电转换信号。

公开(公告)号：CN103456356A

公开(公告)日：2013-12-18

申请号：CN201310215130.2

申请日：2013-05-31

Applicant: 三星电子株式会社

Inventor： 李润相 ,  姜东锡 ,  姜尚范 ,  金燦景 ,  朴哲佑 ,  孙东贤 ,  吴泂录

IPC: G11C16/06 ,  G11C16/26

CPC classification number: G11C11/1653 ,  G11C7/12 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693 ,  G11C11/1697

Abstract: 本发明公开了半导体存储器装置和相关的操作方法。一种半导体存储器装置包括单元阵列，该单元阵列包括一个或多个存储体组，其中，该一个或多个存储体组的每一个包括多个存储体，并且该多个存储体的每一个包括多个自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元。该半导体存储器装置进一步包括：源极电压生成部件，用于向连接到该多个STT-MRAM单元的该每一个的源极线施加电压；以及命令解码器，用于解码来自外部来源的命令，以便对于该多个STT-MRAM单元执行读取和写入操作。该命令包括行地址选通(RAS)、列地址选通(CAS)、芯片选择信号(CS)、写入启用信号(WE)和时钟启用信号(CKE)中的至少一个信号的组合。

公开(公告)号：CN103426461A

公开(公告)日：2013-12-04

申请号：CN201310185288.X

申请日：2013-05-17

Applicant: 三星电子株式会社

Inventor： 金灿景 ,  姜东锡 ,  金惠珍 ,  朴哲佑 ,  孙东贤 ,  李润相 ,  姜尚范 ,  吴泂录 ,  车秀镐

IPC: G11C11/16

CPC classification number: G11C11/165 ,  G06F12/0246 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693

Abstract: 公开了一种磁性随机存取存储器（MRAM）、包括其的存储模块和存储系统、以及MRAM的控制方法。MRAM包括被配置为根据磁化方向在至少两个状态之间变化的磁性存储单元，以及支持多个工作模式的模式寄存器。