一种制作功率半导体的方法

    公开(公告)号:CN107564815A

    公开(公告)日:2018-01-09

    申请号:CN201610507639.8

    申请日:2016-06-30

    Abstract: 一种制作功率半导体的方法,该方法包括:步骤一、在衬底上形成预设厚度的栅氧化层;步骤二、对预设厚度的栅氧化层进行刻蚀,使得栅氧化层具有多种厚度,其中,栅氧化层的厚度从第一端到第二端呈现逐渐增大的趋势;步骤三、在刻蚀后的栅氧化层上形成多晶硅层。相较于现有的功率半导体制作方法,本方法制作得到的功率半导体更加平整,其工艺(例如记号对准、光刻及刻蚀等)难度得到有效降低,这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。

    一种制作功率半导体的方法

    公开(公告)号:CN107564814A

    公开(公告)日:2018-01-09

    申请号:CN201610503033.7

    申请日:2016-06-30

    Abstract: 一种制作功率半导体的方法,包括:步骤一、在衬底上形成第一预设厚度的半导体层;步骤二、对第一预设厚度的半导体层进行刻蚀,得到第一目标台面;步骤三、在第一目标台面上形成第二多晶硅层;步骤四、在第二多晶硅层上继续形成半导体层,并对最终形成的半导体层进行刻蚀,得到第二目标台面,从而形成栅氧化层;步骤五、在第二目标台面上形成第一多晶硅层。利用该方法制作得到的功率半导体器件的栅氧化层内部形成有浮空多晶硅层,因此在栅氧化层内部形成了场板结构,提高了器件的耐压性能,使得增强型载流子层的掺杂浓度及元胞之间的距离可以进一步增大,减小了器件的基区电阻及JFET区电阻,从而降低了通态压降,并实现了通态压降与耐压的良好折中。

    具有超结结构的载流子注入型IGBT

    公开(公告)号:CN107331702A

    公开(公告)日:2017-11-07

    申请号:CN201610282105.X

    申请日:2016-04-29

    CPC classification number: H01L29/7393 H01L29/0696

    Abstract: 本发明提供一种具有超结结构的载流子注入型IGBT,包括:半导体衬底和元胞区;元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间且与第一基区、第二基区平行设置的超结结构,其中,超结结构包括交替设置的N型区与P型区。上述IGBT结构采用超结结构,引入的N型区与P型区在IGBT承受反向电压时能相互耗尽,降低元胞区峰值电场强度,提高了IGBT的耐压能力,同时载流子存储区的掺杂浓度也能进一步提高。

    一种具有埋氧化层的沟槽栅IGBT及其制作方法

    公开(公告)号:CN106409898A

    公开(公告)日:2017-02-15

    申请号:CN201610940446.1

    申请日:2016-11-01

    Abstract: 本申请公开了一种具有埋氧化层的沟槽栅IGBT及其制作方法,该方法包括在N型硅衬底表面进行磷注入形成N型区,N型硅衬底形成N-漂移区;在N型区的表面进行硼注入,形成P基区;在N型区下部进行高能氧离子注入,形成第一埋氧层和第二埋氧层,经后续高温工艺后,第一埋氧层和第二埋氧层分别形成第一埋氧化层和第二埋氧化层,所述第一埋氧化层和所述第二埋氧化层之间形成具有预设宽度的沟道,所述沟道用于对从所述N-漂移区和所述P基区之间流出的空穴进行限流;制作沟槽栅并形成IGBT结构。通过在沟槽栅IGBT底部引入埋氧化层,缩小从其源极流出的空穴路径的面积,遏制源极空穴电流大小,降低IGBT导通压降。

    一种母排端子及IGBT功率模块

    公开(公告)号:CN112750803B

    公开(公告)日:2023-05-16

    申请号:CN201911053070.2

    申请日:2019-10-31

    Abstract: 本申请提供了一种母排端子,应用于大功率IGBT模块,所述母排端子包括发射极母排和集电极母排,所述发射极母排和所述集电极母排均包括一主体部和设置在所述主体部底部的引脚,所述引脚包括与所述主体部连接的管脚踝部,及与所述管脚踝部连接的末端部,所述管脚踝部和所述末端部位于不同平面。本申请的母排端子能够更好地与衬板进行连接。不但能释放超声焊接工艺中所产生的机械应力以及后续大电流工况下的热电耦合应力,还能消减洛伦兹力在端部的电磁扭矩。

    载流子增强注入型IGBT结构

    公开(公告)号:CN107369703B

    公开(公告)日:2020-12-04

    申请号:CN201610318414.8

    申请日:2016-05-13

    Abstract: 本发明提供一种新型载流子增强注入型IGBT结构,包括:半导体衬底和元胞区;元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区,浮空区与第一载流子存储区、第二载流子存储区均不接触。浮空区的设置使IGBT反向耐压时形成的电离受主,能吸收部分位于两侧载流子存储区发出的电离线,削弱曲率效应,降低元胞区附近的电场峰值,使电场分布均匀,进而提高IGBT的击穿电压,实现在提高IGBT电流密度的同时,提高击穿电压的目的。

    一种具有折叠型复合栅结构的IGBT芯片的制作方法

    公开(公告)号:CN108615707B

    公开(公告)日:2020-08-28

    申请号:CN201810149693.9

    申请日:2018-02-13

    Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片的制作方法,包括:在晶圆基片上沉积二氧化硅层,晶圆基片划分为有源区和栅极区;向有源区注入N型杂质;在栅极区的指定位置形成沟槽;对注入的N型杂质扩散形成N阱区;向N阱区注入P型杂质;刻蚀二氧化硅层;热氧化形成沟槽栅和平面栅的栅氧化层,同时对P型杂质扩散形成P阱区;通过多晶硅工艺形成以折叠方式连接在一起的沟槽栅极和平面栅极作为共用栅极;多晶硅氧化;有源区表面氧化层刻蚀,形成部分N+掺杂区和P+掺杂区;沉积一层金属层连接沟槽栅有源区和平面栅有源区作为共用源极。本发明可有效避免N阱区和P阱区的杂质扩散至沟槽另一侧而对栅极区造成不必要的影响。

Patent Agency Ranking