-
公开(公告)号：CN106549102A
公开(公告)日：2017-03-29
申请号：CN201610609373.8
申请日：2016-07-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 徐晨祐
CPC classification number: H01L43/12 , H01L27/228 , H01L43/08 , G11C11/16
Abstract: 制造半导体器件的方法包括形成堆叠膜，堆叠膜包括反铁磁层、固定层、阻挡层、自由层和底电极层。该方法也包括在反铁磁层上方形成第一图案化的硬掩模、通过使用第一图案化的硬掩模作为第一蚀刻掩模蚀刻反铁磁层和固定层、沿着反铁磁层和固定层的侧壁形成第一覆盖层、通过使用第一图案化的硬掩模和第一覆盖层作为第二蚀刻掩模蚀刻阻挡层和自由层、在第一覆盖层上方形成沿着阻挡层和自由层的侧壁延伸的第二覆盖层、暴露反铁磁层并且在暴露的反铁磁层上方形成顶电极层。本发明的实施例还涉及磁阻式随机存取存储器单元及其制造方法。
-
公开(公告)号：CN103378287B
公开(公告)日：2016-11-16
申请号：CN201210520868.5
申请日：2012-12-06
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L43/08 , G11C11/161 , H01L43/12
Abstract: 本发明涉及制造带有多个磁性隧道结(MTJ)单元的磁阻式随机存取存储器(MRAM)的方法。该方法包括形成底部导电层，形成抗铁磁性层，和在底部导电层和抗铁磁性层上方形成隧道层。该方法进一步包括在隧道层上方形成自由磁层，该自由磁层具有磁矩，该磁矩与可通过施加电磁场进行调节的方向对准，以及在自由磁层上方形成顶部导电层。该方法进一步包括实施至少一种光刻工艺去除抗铁磁性层、隧道层、自由磁层和顶部导电层未被光刻胶层覆盖的部分，直到底部导电层暴露以及去除MTJ单元的至少一个侧壁的一部分。本发明还提供一种磁阻式随机存取存储器。
-
公开(公告)号：CN105789186A
公开(公告)日：2016-07-20
申请号：CN201510736539.8
申请日：2015-11-02
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L28/75 , H01L21/76224 , H01L21/76877 , H01L23/5223 , H01L23/5226 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L2924/0002 , H01L2924/00 , H01L28/40 , H01L21/62
Abstract: 本发明涉及一种MIM电容器，该MIM电容器包括复合电容器顶部金属(CTM)电极和复合电容器底部金属(CBM)电极。复合CBM电极包括覆盖第一金属层的第一扩散阻挡层，以及复合CTM电极包括覆盖第二金属层的第二扩散阻挡层。介电层布置在复合CBM电极上方，并且该介电层位于复合CTM电极的下面。第一和第二扩散阻挡层保护第一和第二金属层免受金属的影响，该金属在制造期间从MIM电容器下面的金属线扩散或移动至复合CTM和CBM电极。本发明还提供了一种制造MIM电容器的方法。
-
公开(公告)号：CN104425706A
公开(公告)日：2015-03-18
申请号：CN201310687504.0
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种集成电路器件，包括：衬底和磁性隧道结（MTJ）。MTJ至少包括钉扎层、阻挡层和自由层。在衬底的表面上方形成MTJ。在钉扎层、阻挡层和自由层中，自由层最先形成并且最接近表面。这使得在蚀刻自由层之前能够在自由层的周边区的上方形成间隔件。通过间隔件，由蚀刻或其他自由层边缘限定工艺导致的对自由层的任何损害远离磁性隧道结。本发明还提供了一种制造集成电路器件的方法。
-
-
Patent Agency Ranking
公开(公告)号：CN113809230A
公开(公告)日：2021-12-17
申请号：CN202110157630.X
申请日：2021-02-04
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的各种实施例涉及形成存储器单元的方法。在一些实施例中，将存储器膜沉积在衬底上方，该存储器膜包括底部电极层、顶部电极层以及在顶部电极层与底部电极层之间的数据存储膜。在存储器膜上方沉积硬掩模膜，该硬掩模膜包括导电硬掩模层。图案化顶部电极层和硬掩模膜，以分别形成顶部电极和位于顶部电极上方的硬掩模。执行剪切工艺以减小硬掩模的侧壁与硬掩模的底面之间的侧壁角度。在剪切工艺后，在硬掩模就位的情况下将蚀刻执行到数据存储膜内，以形成位于顶部电极下方的数据存储结构。本发明的实施例还涉及一种集成电路。
-
公开(公告)号：CN107565016B
公开(公告)日：2021-10-22
申请号：CN201710463431.5
申请日：2017-06-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种用于制造半导体存储器件的方法。该方法包括：蚀刻半导体存储器件的第一区域以暴露第一覆盖层；在第一覆盖层上形成第二覆盖层；蚀刻第一覆盖层的部分和第二覆盖层的部分以形成到达第一金属线的第一沟槽；以及在第一沟槽中形成第二金属线以接触第一金属线。本发明实施例涉及半导体存储器件及其制造方法。
-
公开(公告)号：CN113178425A
公开(公告)日：2021-07-27
申请号：CN202110034140.0
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/498 , H01L21/48
Abstract: 在一些实施例中，本发明涉及形成集成芯片的方法。方法可以通过在形成在衬底上方的介电结构上形成接合焊盘层实施。介电结构围绕多个互连层。在接合焊盘层上形成保护层，并且图案化接合焊盘层和保护层以限定由保护层覆盖的接合焊盘。在保护层上方形成一个或多个上部钝化层。实施干蚀刻工艺以形成穿过一个或多个上部钝化层延伸至保护层的开口。实施湿蚀刻工艺以去除保护层的一部分并且暴露接合焊盘的上表面。本申请的实施例还涉及集成芯片。
-
公开(公告)号：CN108172560B
公开(公告)日：2020-09-22
申请号：CN201711230686.3
申请日：2017-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/50 , H01L21/60
Abstract: 本申请公开了集成电路和用于制造集成电路的方法。提供了具有阻挡层的凸块结构以及用于制造凸块结构的方法。在一些实施例中，凸块结构包括导电衬垫、导电凸块和阻挡层。导电衬垫包括衬垫材料。导电凸块叠加在导电衬垫上，并且包括下凸块层和覆盖下凸块层的上凸块层。阻挡层被配置为阻止衬垫材料沿着下凸块层的侧壁从导电衬垫移动到上凸块层。在一些实施例中，阻挡层是形成下凸块层的侧壁的衬里的间隔件。在其他实施例中，阻挡层位于下凸块层和导电衬垫之间，并且将下凸块层的侧壁与导电衬垫间隔开。
-
公开(公告)号：CN106058041B
公开(公告)日：2020-07-31
申请号：CN201510570350.6
申请日：2015-09-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及具有延伸的上电极的磁阻式随机存取存储器(MRAM)单元和形成方法。在一些实施例中，MRAM单元具有布置在导电下电极上方的磁隧道结(MTJ)。导电上电极布置在磁隧道结上方。导电上电极具有下部和上部。下部位于磁隧道结上面并且由包封结构横向围绕。上部布置在下部和包封结构上并且横向延伸超出导电上电极的下部。通过横向地延伸超出下部，导电上电极的上部给通孔提供了比上电极的下部将提供的更大的接合面积，从而减轻了由覆盖误差导致的通孔穿通。本发明的实施例还涉及用于工艺损伤最小化的MRAM结构。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.035 seconds)
