公开(公告)号：CN113178425B

公开(公告)日：2025-02-07

申请号：CN202110034140.0

申请日：2021-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶姿萱 ,  徐晨祐

IPC: H01L23/488 ,  H01L23/498 ,  H01L21/48

Abstract: 在一些实施例中，本发明涉及形成集成芯片的方法。方法可以通过在形成在衬底上方的介电结构上形成接合焊盘层实施。介电结构围绕多个互连层。在接合焊盘层上形成保护层，并且图案化接合焊盘层和保护层以限定由保护层覆盖的接合焊盘。在保护层上方形成一个或多个上部钝化层。实施干蚀刻工艺以形成穿过一个或多个上部钝化层延伸至保护层的开口。实施湿蚀刻工艺以去除保护层的一部分并且暴露接合焊盘的上表面。本申请的实施例还涉及集成芯片。

公开(公告)号：CN113178425A

公开(公告)日：2021-07-27

申请号：CN202110034140.0

申请日：2021-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶姿萱 ,  徐晨祐

IPC: H01L23/488 ,  H01L23/498 ,  H01L21/48

Abstract: 在一些实施例中，本发明涉及形成集成芯片的方法。方法可以通过在形成在衬底上方的介电结构上形成接合焊盘层实施。介电结构围绕多个互连层。在接合焊盘层上形成保护层，并且图案化接合焊盘层和保护层以限定由保护层覆盖的接合焊盘。在保护层上方形成一个或多个上部钝化层。实施干蚀刻工艺以形成穿过一个或多个上部钝化层延伸至保护层的开口。实施湿蚀刻工艺以去除保护层的一部分并且暴露接合焊盘的上表面。本申请的实施例还涉及集成芯片。