公开(公告)号：CN101477986B

公开(公告)日：2012-01-25

申请号：CN200810136694.6

申请日：2008-08-29

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金旻相 ,  李志明 ,  金洞院

IPC: H01L27/092 ,  H01L29/06 ,  H01L21/8238 ,  H01L21/265

CPC classification number: H01L29/7856 ,  H01L29/4925 ,  H01L29/4958 ,  H01L29/66795

Abstract: 本发明提供一种鳍式场效应晶体管(FinFET)及其制造方法。FinFET可以包括至少一个有源鳍、至少一个栅极绝缘层图案、第一电极图案、第二电极图案和至少一对源极/漏极扩张区。至少一个有源鳍可以形成在衬底上。至少一个栅极绝缘层图案可以形成在至少一个有源鳍上。第一电极图案可以形成在至少一个栅极绝缘层图案上。此外，第一电极图案可以与至少一个有源鳍交叉。第二电极图案可以形成在第一电极图案上。进一步地，第二电极图案的宽度可以大于第一电极图案的宽度。至少一对源极/漏极扩张区可以形成在第一电极图案的两侧的至少一个有源鳍的表面上。因此，FinFET可以具有提高的容量和减小的GIDL电流。

公开(公告)号：CN1855495A

公开(公告)日：2006-11-01

申请号：CN200610073547.X

申请日：2006-04-10

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  朴东建 ,  金洞院 ,  金旻相 ,  尹恩贞

IPC: H01L27/085 ,  H01L27/105 ,  H01L27/02 ,  H01L21/8232 ,  H01L21/8239 ,  H01L21/82

CPC classification number: H01L29/66825 ,  H01L21/823437 ,  H01L21/823487 ,  H01L21/84 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11 ,  H01L27/1116 ,  H01L27/11534 ,  H01L27/1203 ,  H01L29/42336 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/7881

Abstract: 在半导体器件及其制造方法中，在公用半导体层上形成平面型存储器件和垂直定向薄体器件。例如，在半导体器件中，期望具有器件的外围区中的平面型晶体管和单元区中的垂直定向薄体晶体管器件。以这种方式，可以将每种类型的器件的优势应用到存储器件的适宜功能中。

公开(公告)号：CN118866950A

公开(公告)日：2024-10-29

申请号：CN202410457452.6

申请日：2024-04-16

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  姜明吉 ,  金洞院 ,  金永权 ,  郑秀真

IPC: H01L29/732 ,  H01L27/082

Abstract: 提供了一种半导体器件。所述半导体器件包括：衬底，所述衬底具有第一导电类型；阱区，所述阱区在所述衬底中具有第二导电类型；杂质注入区，所述杂质注入区在所述阱区中具有所述第一导电类型；元件分离图案，所述元件分离图案位于所述衬底中；第一鳍状图案，所述第一鳍状图案在所述杂质注入区中由所述元件分离图案限定；第二鳍状图案，所述第二鳍状图案在所述阱区中由所述元件分离图案限定；以及第三鳍状图案，所述第三鳍状图案在所述衬底中由所述元件分离图案限定，其中，所述第一鳍状图案是单个鳍状图案，并且所述杂质注入区的整个下边界与所述阱区接触。

公开(公告)号：CN118825025A

公开(公告)日：2024-10-22

申请号：CN202410072022.2

申请日：2024-01-18

Applicant: 三星电子株式会社

Inventor： 庾烋旻 ,  姜明吉 ,  金洞院 ,  金钟守 ,  朴范琎 ,  孙炳禧

IPC: H01L27/092 ,  H01L29/08 ,  H01L29/06 ,  H01L21/8238

Abstract: 一种半导体器件包括：衬底，所述衬底包括有源图案；沟道图案，所述沟道图案位于所述有源图案上，所述沟道图案包括被堆叠为彼此间隔开的多个半导体图案；源极/漏极图案，所述源极/漏极图案连接到所述多个半导体图案；栅电极，所述栅电极位于所述多个半导体图案上；和阻挡层，所述阻挡层位于所述源极/漏极图案和所述有源图案之间，其中，所述源极/漏极图案包括朝向所述半导体图案突出的突出侧表面，所述阻挡层包括硅锗(SiGe)，并且所述阻挡层的锗浓度高于所述源极/漏极图案的锗浓度。

公开(公告)号：CN118693093A

公开(公告)日：2024-09-24

申请号：CN202410329494.1

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 崔佑硕 ,  朴范琎 ,  姜明吉 ,  金洞院 ,  庾烋旻 ,  郑秀真

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种集成电路器件包括：鳍型有源区，从基板突出并且在第一水平方向上延伸；多个纳米片，设置在鳍型有源区上并且在垂直方向上彼此分开；栅极线，在第二水平方向上延伸并围绕鳍型有源区上的所述多个纳米片，并且包括在所述多个纳米片之间的各个次栅极部分和在所述多个纳米片的最上面的层上方的主栅极部分；源极/漏极区，设置在鳍型有源区上，与栅极线相邻，并且连接到所述多个纳米片；以及多个内间隔物，插置在栅极线和源极/漏极区之间。面对次栅极部分的第一内间隔物的形状不同于面对主栅极部分的第二内间隔物的形状。

公开(公告)号：CN117650143A

公开(公告)日：2024-03-05

申请号：CN202310532925.X

申请日：2023-05-11

Applicant: 三星电子株式会社

Inventor： 白尚沅 ,  朴范琎 ,  姜明吉 ,  金洞院 ,  庾烋旻 ,  赵南奎

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：衬底，包括有源图案；有源图案上的沟道图案，该沟道图案包括彼此间隔开的多个半导体图案；源/漏图案，连接到多个半导体图案；栅电极，包括：在多个半导体图案中的第一半导体图案和多个半导体图案中的第二半导体图案之间的内电极，第一半导体图案和第二半导体图案彼此相邻；以及多个半导体图案中的最上面的半导体图案上的外电极。

公开(公告)号：CN109494221B

公开(公告)日：2024-02-20

申请号：CN201811052594.5

申请日：2018-09-10

Applicant: 三星电子株式会社

Inventor： 刘贤琯 ,  金成玟 ,  申东石 ,  李承勳 ,  金洞院

IPC: H01L27/092 ,  H01L29/06 ,  H01L29/78

Abstract: 本公开提供一种半导体装置，其可包括第一有源鳍、第二有源鳍及栅极结构。所述第一有源鳍可在衬底上在第一方向上延伸，且可包括第一直线延伸部分、第二直线延伸部分及位于所述第一直线延伸部分与所述第二直线延伸部分之间的弯曲部分。所述第二有源鳍可在所述衬底上在所述第一方向上延伸。所述栅极结构可在所述衬底上在与所述第一方向垂直的第二方向上延伸。所述栅极结构可与所述第一有源鳍的所述第一直线延伸部分及所述第二直线延伸部分中的一者交叉，且可与所述第二有源鳍交叉。本公开的半导体装置具有良好的性能。

公开(公告)号：CN109755319B

公开(公告)日：2024-01-30

申请号：CN201811042219.2

申请日：2018-09-07

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了一种半导体装置，所述半导体装置包括：基底；鳍结构，在与基底的上表面垂直的方向上从基底突出，鳍结构包括第一鳍区和第二鳍区，第一鳍区在第一方向上延伸，第二鳍区在与第一方向不同的第二方向上延伸；源/漏区，设置在鳍结构上；栅极结构，与鳍结构交叉；第一接触件，连接到源/漏区中的一个；第二接触件，连接到栅极结构并且在平面图中位于第二鳍区之间。

公开(公告)号：CN117334697A

公开(公告)日：2024-01-02

申请号：CN202310686266.5

申请日：2023-06-09

Applicant: 三星电子株式会社

Inventor： 郑秀真 ,  姜明吉 ,  金泰坤 ,  金洞院 ,  李周利

IPC: H01L27/092

Abstract: 一种半导体器件，包括：有源图案，具有下图案和在第一方向上与下图案间隔开的多个片状图案；第一栅极结构和第二栅极结构，设置在下图案上，其中，第一栅极结构和第二栅极结构布置在第二方向上，并且在第二方向上彼此间隔开；源/漏凹陷，限定在第一栅极结构和第二栅极结构之间；以及源/漏图案，填充源/漏凹陷，其中，源/漏图案包括与下图案间隔开的堆叠层错。

公开(公告)号：CN116207100A

公开(公告)日：2023-06-02

申请号：CN202211283994.3

申请日：2022-10-20

Applicant: 三星电子株式会社

Inventor： 李豪振 ,  朴范璡 ,  李明宣 ,  赵槿汇 ,  金洞院

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 提供了一种半导体器件，所述半导体器件包括在水平的第一方向上延伸的第一有源图案至第四有源图案。第二有源图案在第一方向上与第一有源图案间隔开。第三有源图案在水平的第二方向上与第一有源图案间隔开。第四有源图案在第一方向上与第三有源图案间隔开。场绝缘层围绕第一有源图案至第四有源图案中的每个的侧壁。第一多个纳米片至第四多个纳米片分别设置在第一有源图案至第四有源图案上。第一栅电极在第二方向上延伸，与第一有源图案和第三有源图案中的每个相交，并且围绕第一多个纳米片和第三多个纳米片。第二栅电极在第二方向上延伸，与第二有源图案和第四有源图案中的每个相交，并且围绕第二多个纳米片和第四多个纳米片。