-
公开(公告)号：CN107068565B
公开(公告)日：2021-06-08
申请号：CN201610879028.6
申请日：2016-10-08
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种半导体器件和一种制造半导体器件的方法。可在衬底上形成伪栅电极层和伪栅极掩模层。可将伪栅极掩模层图案化以形成伪栅极掩模，从而暴露出伪栅电极层的一部分。可通过倾斜离子注入将离子注入伪栅电极层的暴露部分中以及伪栅电极层的与伪栅电极层的暴露部分邻近的一部分中，以在伪栅电极层中形成生长阻挡层。可利用伪栅极掩模作为蚀刻掩模对伪栅电极层进行蚀刻，以形成伪栅电极。可在包括伪栅电极和伪栅极掩模的伪栅极结构的侧表面上形成间隔件。可执行选择性外延生长工艺，以形成外延层。
-
公开(公告)号：CN108695255A
公开(公告)日：2018-10-23
申请号：CN201711120779.0
申请日：2017-11-14
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088
CPC classification number: H01L21/02656 , C23C16/30 , C23C16/345 , C23C16/347 , C23C16/36 , C23C16/45525 , C23C16/45531 , C23C16/45542 , C23C16/458 , C23C16/56 , H01L21/02057 , H01L21/02126 , H01L21/02211 , H01L21/02274 , H01L21/0228 , H01L21/02381 , H01L21/02642 , H01L21/28088 , H01L21/823842 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L29/785 , H01L21/823431 , H01L21/823468 , H01L27/0886
Abstract: 一种制造集成电路装置的方法和一种根据该方法制造的集成电路装置，所述方法包括：在基底的有源区上形成氧碳氮化硅(SiOCN)材料层，形成SiOCN材料层包括使用具有硅(Si)原子与碳(C)原子之间的键的前驱体；蚀刻有源区的一部分，以在有源区中形成凹部；在氢(H2)气氛下以大约700℃至大约800℃焙烧凹部的表面，并在执行焙烧的同时将SiOCN材料层暴露于焙烧的气氛；以及从在氢气氛下焙烧的凹部的表面生长半导体层。
-
公开(公告)号：CN107068565A
公开(公告)日：2017-08-18
申请号：CN201610879028.6
申请日：2016-10-08
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L27/0924 , H01L21/26586 , H01L21/823814 , H01L21/823821 , H01L27/092 , H01L29/1608 , H01L29/161 , H01L29/167 , H01L29/7851 , H01L29/66545 , H01L29/66795 , H01L29/785
Abstract: 本发明公开了一种半导体器件和一种制造半导体器件的方法。可在衬底上形成伪栅电极层和伪栅极掩模层。可将伪栅极掩模层图案化以形成伪栅极掩模，从而暴露出伪栅电极层的一部分。可通过倾斜离子注入将离子注入伪栅电极层的暴露部分中以及伪栅电极层的与伪栅电极层的暴露部分邻近的一部分中，以在伪栅电极层中形成生长阻挡层。可利用伪栅极掩模作为蚀刻掩模对伪栅电极层进行蚀刻，以形成伪栅电极。可在包括伪栅电极和伪栅极掩模的伪栅极结构的侧表面上形成间隔件。可执行选择性外延生长工艺，以形成外延层。
-
公开(公告)号：CN117334697A
公开(公告)日：2024-01-02
申请号：CN202310686266.5
申请日：2023-06-09
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 一种半导体器件，包括：有源图案，具有下图案和在第一方向上与下图案间隔开的多个片状图案；第一栅极结构和第二栅极结构，设置在下图案上，其中，第一栅极结构和第二栅极结构布置在第二方向上，并且在第二方向上彼此间隔开；源/漏凹陷，限定在第一栅极结构和第二栅极结构之间；以及源/漏图案，填充源/漏凹陷，其中，源/漏图案包括与下图案间隔开的堆叠层错。
-
-
-
Search Results
4
records
(took 0.016 seconds)
