公开(公告)号：CN112002690A

公开(公告)日：2020-11-27

申请号：CN202010332676.6

申请日：2020-04-24

Applicant: 三星电子株式会社

Inventor： 宋昇珉 ,  朴俊范 ,  徐凤锡 ,  梁正吉

IPC: H01L27/02 ,  H01L29/78 ,  H01L21/336 ,  H01L21/82

Abstract: 提供了包括鳍形有源区的集成电路装置及其形成方法。所述装置可以包括鳍形有源区、鳍形有源区上的多个半导体图案、多个半导体图案上的栅电极以及分别位于栅电极的相对侧上的源极/漏极区。栅电极可以包括在最上面的半导体图案上延伸的主栅极部分以及在多个半导体图案中的两个相邻半导体图案之间延伸的子栅极部分。子栅极部分可以包括子栅极中心部分和子栅极边缘部分。在水平截面图中，子栅极中心部分在第一方向上的第一宽度可以小于子栅极边缘部分中的一个子栅极边缘部分在第一方向上的第二宽度。

公开(公告)号：CN110931430A

公开(公告)日：2020-03-27

申请号：CN201910534783.4

申请日：2019-06-19

Applicant: 三星电子株式会社

Inventor： 卢昶佑 ,  姜明吉 ,  裴金钟 ,  裴东一 ,  梁正吉 ,  李相勋

IPC: H01L21/8234 ,  H01L27/092

Abstract: 提供了一种半导体器件。半导体器件可以包括：第一布线图案，在衬底上沿第一方向延伸；以及第二布线图案，在所述第一布线图案上。第二布线图案可以与第一布线图案间隔开并沿第一方向延伸。半导体器件还可以包括：第一栅极结构，至少部分地围绕所述第一布线图案和所述第二布线图案；第二栅极结构，沿第一方向与所述第一栅极结构间隔开；第一源/漏区，在所述第一栅极结构和所述第二栅极结构之间；第一间隔部，在所述第一源/漏区的底表面和所述衬底之间；第一源/漏接触，在所述第一源/漏区上；以及第二间隔部，在所述第一源/漏接触和所述第一栅极结构之间。

公开(公告)号：CN109801913A

公开(公告)日：2019-05-24

申请号：CN201811374372.5

申请日：2018-11-19

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  朴范琎 ,  宋升珉 ,  裵金钟 ,  裵东一

IPC: H01L27/088 ,  H01L29/423

Abstract: 本公开提供了半导体器件。一种半导体器件包括多个沟道、栅极结构和源极/漏极层。多个沟道分别设置在多个水平面处，并在衬底的上表面上在垂直方向上彼此间隔开。栅极结构设置在衬底上，至少部分地围绕每个沟道的表面，并在基本上平行于衬底的上表面的第一方向上延伸。源极/漏极层设置在栅极结构的在第二方向上的相反两侧的每个处并且连接到沟道的侧壁，该第二方向基本上平行于衬底的上表面并基本上垂直于第一方向。栅极结构在第二方向上的长度在从衬底的上表面起在垂直方向上的第一高度处沿着第一方向变化。

公开(公告)号：CN104241270B

公开(公告)日：2019-04-23

申请号：CN201410232029.2

申请日：2014-05-28

Applicant: 三星电子株式会社

Inventor： 权兑勇 ,  金相秀 ,  梁正吉 ,  崔正达

IPC: H01L27/02 ,  H01L21/77

Abstract: 本发明公开了一种半导体器件，其包括衬底、化合物半导体层和第一半导体图案和第二半导体图案。衬底包括第一区和第二区。第一半导体图案位于第一区的化合物半导体层上，并包括元素半导体。第二半导体图案位于第二区的化合物半导体层上，并包括III‑V族半导体材料。

公开(公告)号：CN109585559A

公开(公告)日：2019-04-05

申请号：CN201811138537.9

申请日：2018-09-28

Applicant: 三星电子株式会社

Inventor： 宋昇珉 ,  朴雨锡 ,  梁正吉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L21/336

Abstract: 本公开提供半导体装置。一种半导体装置包括衬底及在所述衬底上的栅极结构。所述半导体装置包括在所述衬底上的沟道。所述半导体装置包括在所述沟道上的源极/漏极层。此外，所述半导体装置包括在所述栅极结构的侧壁上的间隔件。所述间隔件包括在垂直方向上与所述沟道交叠的中心部分以及从所述中心部分突出的突出部分。本公开的半导体装置可具有良好的电特性。

公开(公告)号：CN109427871A

公开(公告)日：2019-03-05

申请号：CN201810596906.2

申请日：2018-06-11

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  朴雨锡 ,  徐东灿 ,  宋昇珉 ,  裵金钟 ,  裵东一

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，包含衬底；堆叠在衬底上的多个沟道层；围绕多个沟道层的栅极电极；以及在栅极电极的相对侧上的嵌入式源极/漏极层。嵌入式源极/漏极层各自具有第一区域及在第一区域上的第二区域。第二区域具有具备不同成分的多个层。

公开(公告)号：CN107482047A

公开(公告)日：2017-12-15

申请号：CN201710390940.X

申请日：2017-05-27

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  裴东一 ,  裴金钟 ,  宋昇珉 ,  李钟昊

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1203 ,  H01L27/0207 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/66772 ,  H01L29/7856 ,  H01L29/78654 ,  H01L29/78684 ,  H01L29/78696 ,  H01L2029/7858 ,  H01L29/1033 ,  H01L29/0603 ,  H01L29/42356 ,  H01L29/66484 ,  H01L29/7831

Abstract: 本发明提供了一种半导体装置，其包括：衬底上的绝缘层；第一沟道图案，其位于绝缘层上，并且接触绝缘层；第二沟道图案，其位于第一沟道图案上并且彼此水平地间隔开；栅极图案，其位于绝缘层上，并且包围第二沟道图案；以及各个第二沟道图案之间的源极/漏极图案。