-
公开(公告)号：CN112447715B
公开(公告)日：2025-04-25
申请号：CN202010883722.1
申请日：2020-08-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请公开了FINFET器件和方法。一种器件，包括从半导体衬底延伸的鳍；在鳍之上的栅极堆叠；在栅极堆叠的侧壁上的第一间隔件；在与第一间隔件相邻的鳍中的源极/漏极区域；在栅极堆叠、第一间隔件和源极/漏极区域之上延伸的层间电介质层(ILD)，ILD具有第一部分和第二部分，其中ILD的第二部分比ILD的第一部分更靠近栅极堆叠；延伸穿过ILD并接触源极/漏极区域的接触插塞；在接触插塞的侧壁上的第二间隔件；以及第一隔离件和第二隔离件之间的气隙，其中，ILD的第一部分延伸穿过气隙并与第二间隔件物理接触，其中，ILD的第一部分密封气隙。
-
公开(公告)号：CN112103256B
公开(公告)日：2025-04-25
申请号：CN201910966876.4
申请日：2019-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/535
Abstract: 本揭露实施例是有关于一种半导体装置及其制造方法。在本揭露实施例中，半导体装置包括封装组件，所述封装组件包括：多个集成电路管芯；包封体，位于所述多个集成电路管芯周围；重布线结构，位于所述包封体及所述多个集成电路管芯之上，所述重布线结构电耦合到所述多个集成电路管芯；多个插座，位于所述重布线结构之上，所述多个插座电耦合到所述重布线结构；以及支撑环，位于所述重布线结构之上且环绕所述多个插座，所述支撑环沿所述重布线结构的最外边缘设置，所述支撑环在横向上至少部分地与所述重布线结构交叠。
-
公开(公告)号：CN109727964B
公开(公告)日：2025-04-25
申请号：CN201810022467.4
申请日：2018-01-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供多种多芯片晶片级封装及其形成方法。一种多芯片晶片级封装包括第一层级及第二层级。所述第一层级包括第一重布线层结构及位于所述第一重布线层结构之上的至少一个芯片。所述第二层级包括第二重布线层结构以及位于所述第二重布线层结构之上的至少两个其他芯片。所述第一层级接合到所述第二层级，使得所述至少一个芯片在实体上接触所述第二重布线层结构。所述至少两个其他芯片的连接件的总数目大于所述至少一个芯片的连接件的总数目。
-
公开(公告)号：CN111816564B
公开(公告)日：2025-04-22
申请号：CN201910728437.X
申请日：2019-08-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件和制造方法。公开了半导体器件和制造方法。提供了半导体器件和制造半导体器件的方法。在实施例中，使用处理工艺以将硅引入p‑金属功函数层。通过将硅引入p‑金属功函数层，可以防止可能包括诸如铝之类的可扩散材料的随后沉积的层扩散通过p‑金属功函数层并影响器件的工作。
-
公开(公告)号：CN119852284A
公开(公告)日：2025-04-18
申请号：CN202411461545.2
申请日：2024-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 描述了半导体器件结构及其形成方法。结构包括穿过介电材料、互连结构和衬底设置的硅通孔。硅通孔具有：具有第一直径的顶面以及位于衬底中的具有第二直径的部分，并且第一直径基本上大于第二直径。结构还包括围绕硅通孔的合金部分、围绕合金部分的阻挡层以及围绕阻挡层的衬垫。硅通孔、合金部分、阻挡层和衬垫一起具有漏斗形截面。
-
Patent Agency Ranking
公开(公告)号：CN119852264A
公开(公告)日：2025-04-18
申请号：CN202411939074.1
申请日：2024-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/473 , H01L23/10 , H01L21/50 , H01L21/52
Abstract: 提供了集成电路封装件及其形成方法。集成电路封装件可以包括：第一管芯，具有位于封装衬底上方的第一衬底；以及盖。第一通道可以穿过第一衬底从第一管芯的第一侧壁延伸至第一管芯的第二侧壁。盖可以包括：顶部部分，位于第一管芯上方；以及第一底部部分，沿第一管芯的第一侧壁延伸。第一底部部分可以包括连接至第一通道的第二通道。
-
公开(公告)号：CN119852257A
公开(公告)日：2025-04-18
申请号：CN202411970937.1
申请日：2024-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/367 , H01L23/40 , H01L23/473 , H01L23/467 , H01L23/38
Abstract: 液体冷却系统包括位于散热器板和散热器之间的热电冷却器(TEC)，以及热电发生器(TEG)，位于由来自芯片封装件的热量驱动TEG的位置处。芯片封装件由液体冷却系统的冷板冷却，并且TEC由TEG控制。TEG可以位于芯片封装件和冷板之间，或者可以位于芯片封装件内或与芯片封装件相邻的其他位置。TEG可以通过继电器控制TEC。当芯片封装件处于峰值负载时，TEG自动激活TEC。本公开的实施例还提供了热管理系统和热管理的方法。
-
公开(公告)号：CN119852241A
公开(公告)日：2025-04-18
申请号：CN202411453475.6
申请日：2024-10-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/498 , H01L23/528
Abstract: 一种形成半导体结构的方法包括：形成金属焊盘，在金属焊盘上沉积钝化层，以及平坦化钝化层，从而使得钝化层包括平坦的顶表面。该方法还包括蚀刻钝化层以在钝化层中形成开口，其中，金属焊盘暴露于开口，以及形成导电通孔，导电通孔包括位于开口中的下部和高于钝化层的上部。然后分配聚合物层以覆盖导电通孔。本公开的实施例还提供了半导体结构。
-
公开(公告)号：CN112447530B
公开(公告)日：2025-04-18
申请号：CN202010869951.8
申请日：2020-08-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/60 , H01L23/488
Abstract: 提供芯片封装结构及其形成方法。此方法包含提供布线基底。此方法包含在第一焊垫上方依序形成含镍层和含金层。此方法包含形成导电保护层覆盖含镍层上方的含金层。此方法包含经由导电凸块和围绕导电凸块的助焊剂层将芯片接合至布线基底。导电凸块在第二焊垫和芯片之间。此方法包含在导电保护层覆盖含镍层的同时移除助焊剂层。
-
公开(公告)号：CN112151391B
公开(公告)日：2025-04-18
申请号：CN202010241337.7
申请日：2020-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/48 , H01L23/488
Abstract: 本公开实施例提供一种芯片封装结构形成方法。此方法包括在第一基板中形成导孔结构。此方法包括将芯片接合到第一基板的第一表面。此方法包括在第一基板的第二表面上方形成阻障层。此方法包括在阻障层上方形成第一绝缘层。此方法包括在第一绝缘层上方以及在第一开口、第二开口、第三开口中形成导电垫。导电垫从导孔结构连续地延伸到第三开口中。此方法包括在第三开口中的导电垫上方形成导电凸块。
-
-
-
-
-
-
-
-
-
Search Results
24562
records
(took 0.138 seconds)
