公开(公告)号：CN112103256A

公开(公告)日：2020-12-18

申请号：CN201910966876.4

申请日：2019-10-12

申请人： 台湾积体电路制造股份有限公司

发明人： 郑淑蓉 ,  余振华 ,  蔡豪益 ,  黄见翎 ,  潘国龙 ,  李佩璇 ,  郭庭豪 ,  赖昱嘉 ,  邓博元

IPC分类号： H01L23/31 ,  H01L23/535

摘要： 本揭露实施例是有关于一种半导体装置及其制造方法。在本揭露实施例中，半导体装置包括封装组件，所述封装组件包括：多个集成电路管芯；包封体，位于所述多个集成电路管芯周围；重布线结构，位于所述包封体及所述多个集成电路管芯之上，所述重布线结构电耦合到所述多个集成电路管芯；多个插座，位于所述重布线结构之上，所述多个插座电耦合到所述重布线结构；以及支撑环，位于所述重布线结构之上且环绕所述多个插座，所述支撑环沿所述重布线结构的最外边缘设置，所述支撑环在横向上至少部分地与所述重布线结构交叠。

公开(公告)号：CN117012709A

公开(公告)日：2023-11-07

申请号：CN202310861640.0

申请日：2023-07-13

申请人： 台湾积体电路制造股份有限公司

发明人： 吴政杰 ,  潘国龙 ,  郑淑蓉 ,  蔡豪益 ,  邓博元 ,  张楙曮 ,  刘政昱 ,  林嘉文

IPC分类号： H01L21/768 ,  H01L21/68 ,  H01L21/66

摘要： 形成封装件的方法包括形成重建晶圆，形成重建晶圆包括在载体上方放置多个封装组件，在多个封装组件上方形成互连结构，并且互连结构电互连多个封装组件，在互连结构上方形成顶部电连接件，并且将顶部电连接件电连接至互连结构，以及在与顶部电连接件相同的层级处形成对准标记。探测顶部电连接件中的探针焊盘，并且使用对准标记用于对准探针焊盘来执行探测。通过焊料区域将附加封装组件接合至重建晶圆。焊料区域物理地结合至顶部电连接件。

公开(公告)号：CN114725048A

公开(公告)日：2022-07-08

申请号：CN202110774616.4

申请日：2021-07-08

申请人： 台湾积体电路制造股份有限公司

发明人： 潘国龙 ,  赖昱嘉 ,  郭庭豪 ,  蔡豪益 ,  刘重希 ,  余振华 ,  邓博元 ,  罗登元 ,  张楙曮

IPC分类号： H01L23/498 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

摘要： 本公开实施例的一种芯片封装结构包括中介层结构，中介层结构含有封装侧重布线结构、中介层芯体总成及管芯侧重布线结构。中介层芯体总成包括至少一个硅衬底中介层，且所述至少一个硅衬底中介层中的每一者包括：相应的硅衬底；相应的一组硅穿孔(TSV)结构，在垂直方向上延伸穿过相应的硅衬底；相应的一组内连线级介电层，嵌置有相应的一组金属内连线结构；以及相应的一组金属结合结构，电连接到管芯侧重布线结构。芯片封装结构包括贴合到管芯侧重布线结构的至少两个半导体管芯以及在侧向上包围所述至少两个半导体管芯的环氧模塑化合物(EMC)多管芯框架。

公开(公告)号：CN118173453A

公开(公告)日：2024-06-11

申请号：CN202410178579.4

申请日：2024-02-09

申请人： 台湾积体电路制造股份有限公司

发明人： 刘醇鸿 ,  苏安治 ,  蔡豪益 ,  于宗源 ,  邓博元 ,  翁崇铭 ,  许喆翔

IPC分类号： H01L21/48 ,  H01L21/56 ,  H01L23/31 ,  H01L23/48 ,  H01L23/29

摘要： 一种制造封装件的方法包括形成第一封装组件和第二封装组件。第一封装组件包括第一聚合物层和第一电连接件，第一电连接件的至少一部分位于第一聚合物层中。第二封装组件包括第二聚合物层和第二电连接件，第二电连接件的至少一部分位于第二聚合物层中。将第一封装组件接合至第二封装组件，其中第一聚合物层接合至第二聚合物层，并且第一电连接件接合至第二电连接件。本发明的实施例还提供了封装件。

公开(公告)号：CN113496899B

公开(公告)日：2024-08-23

申请号：CN202110161884.9

申请日：2021-02-05

申请人： 台湾积体电路制造股份有限公司

发明人： 邓博元 ,  潘国龙 ,  赖昱嘉 ,  郭庭豪 ,  蔡豪益 ,  余振华

IPC分类号： H01L21/48 ,  H01L23/488

摘要： 方法包括形成多个介电层，该工艺包括：形成具有第一厚度的第一多个介电层；以及形成具有小于第一厚度的第二厚度的第二多个介电层。第一多个介电层和第二多个介电层交替布置。方法还包括形成连接的以形成导电路径的多个再分布线，该工艺包括：形成第一多个再分布线，每个位于第一多个介电层中的一个中；以及形成第二多个再分布线，每个位于第二多个介电层中中的一个中。本申请的实施例还涉及封装件及其形成方法。

公开(公告)号：CN113496899A

公开(公告)日：2021-10-12

申请号：CN202110161884.9

申请日：2021-02-05

申请人： 台湾积体电路制造股份有限公司

发明人： 邓博元 ,  潘国龙 ,  赖昱嘉 ,  郭庭豪 ,  蔡豪益 ,  余振华

IPC分类号： H01L21/48 ,  H01L23/488

摘要： 方法包括形成多个介电层，该工艺包括：形成具有第一厚度的第一多个介电层；以及形成具有小于第一厚度的第二厚度的第二多个介电层。第一多个介电层和第二多个介电层交替布置。方法还包括形成连接的以形成导电路径的多个再分布线，该工艺包括：形成第一多个再分布线，每个位于第一多个介电层中的一个中；以及形成第二多个再分布线，每个位于第二多个介电层中中的一个中。本申请的实施例还涉及封装件及其形成方法。

公开(公告)号：CN221041106U

公开(公告)日：2024-05-28

申请号：CN202322634733.8

申请日：2023-09-27

申请人： 台湾积体电路制造股份有限公司

发明人： 刘重希 ,  赖昱嘉 ,  吴政杰 ,  张楙曮 ,  谢静华 ,  邓博元 ,  廖仁骏 ,  林修任 ,  蔡豪益 ,  潘国龙

IPC分类号： H01L23/31 ,  H01L23/16 ,  H01L23/485

摘要： 提供一种包括电浮置金属线的半导体器件。半导体器件可以包括集成电路管芯、围绕集成电路管芯的包封体、位于包封体上的重布线结构、设置于重布线结构上的第一电浮置金属线、连接到重布线结构的第一电构件以及位于第一电构件与重布线结构之间的底部填充剂。底部填充剂中的第一开口可以暴露出第一电浮置金属线的顶表面。