公开(公告)号：CN116779556A

公开(公告)日：2023-09-19

申请号：CN202310568135.7

申请日：2023-05-18

申请人： 台湾积体电路制造股份有限公司

发明人： 吴松岳 ,  廖仁骏 ,  张楙曮 ,  赖昱嘉 ,  黄见翎 ,  谢静华

IPC分类号： H01L23/31 ,  H01L21/50 ,  H01L21/56

摘要： 本发明的实施例提供了一种半导体封装件，包括第一封装组件，该第一封装组件包括：集成电路管芯；围绕集成电路管芯的密封剂；扇出结构，电连接至集成电路管芯，其中，在横截面视图中，第一开口完全延伸穿过扇出结构并且至少部分地穿过密封剂，并且在顶视图中，密封剂至少完全围绕第一开口。半导体封装件还包括接合至第一封装组件的封装衬底。本发明的实施例还提供了一种制造半导体封装件的方法。

公开(公告)号：CN111384010B

公开(公告)日：2021-12-14

申请号：CN201911358161.7

申请日：2019-12-25

申请人： 台湾积体电路制造股份有限公司

发明人： 郑淑蓉 ,  潘国龙 ,  李佩璇 ,  黄见翎 ,  赖昱嘉 ,  郭庭豪 ,  蔡豪益 ,  余振华

IPC分类号： H01L23/40 ,  H01L23/485 ,  H01L21/50

摘要： 在实施例中，一种器件包括：封装部件，包括集成电路管芯、位于集成电路管芯周围的密封剂、位于密封剂和集成电路管芯上方的再分布结构以及位于再分布结构上方的插座；机械支架，物理耦合到插座，机械支架具有开口，每个开口暴露相应的一个插座；热模块，物理地和热耦合到密封剂和集成电路管芯；以及螺栓，延伸穿过热模块、机械支架和封装部件。本发明的实施例还涉及集成电路器件及其形成方法。

公开(公告)号：CN112103256A

公开(公告)日：2020-12-18

申请号：CN201910966876.4

申请日：2019-10-12

申请人： 台湾积体电路制造股份有限公司

发明人： 郑淑蓉 ,  余振华 ,  蔡豪益 ,  黄见翎 ,  潘国龙 ,  李佩璇 ,  郭庭豪 ,  赖昱嘉 ,  邓博元

IPC分类号： H01L23/31 ,  H01L23/535

摘要： 本揭露实施例是有关于一种半导体装置及其制造方法。在本揭露实施例中，半导体装置包括封装组件，所述封装组件包括：多个集成电路管芯；包封体，位于所述多个集成电路管芯周围；重布线结构，位于所述包封体及所述多个集成电路管芯之上，所述重布线结构电耦合到所述多个集成电路管芯；多个插座，位于所述重布线结构之上，所述多个插座电耦合到所述重布线结构；以及支撑环，位于所述重布线结构之上且环绕所述多个插座，所述支撑环沿所述重布线结构的最外边缘设置，所述支撑环在横向上至少部分地与所述重布线结构交叠。

公开(公告)号：CN111508934A

公开(公告)日：2020-08-07

申请号：CN202010017571.1

申请日：2020-01-08

申请人： 台湾积体电路制造股份有限公司

发明人： 赖昱嘉 ,  谢政杰 ,  余振华 ,  刘重希 ,  蔡豪益 ,  郭庭豪

IPC分类号： H01L23/64 ,  H01L23/488

摘要： 本发明实施例是有关于一种集成扇出型装置、三维集成电路系统及其制作方法。一种三维集成电路(3D-IC)模块插座系统包括集成扇出型(InFO)适配器，所述InFO适配器具有嵌入所述InFO适配器中的一个或多个集成无源装置(IPD)。还通过将所述InFO适配器堆叠在插座与晶片上有系统(SoW)封装体之间而将所述InFO适配器集成到所述3D-IC模块插座系统中。具有所嵌入的IPD的InFO适配器使得所述SoW封装体有更大的平面面积能够用于界接插座并在所嵌入的IPD与SoW封装体的计算管芯之间提供短的距离，此增强3D-IC模块插座系统的配电网络性能并改善3D-IC模块插座系统的电流处理。

公开(公告)号：CN106098665B

公开(公告)日：2019-04-12

申请号：CN201510801245.9

申请日：2015-11-19

申请人： 台湾积体电路制造股份有限公司

发明人： 梁世纬 ,  苏柏荣 ,  黄章斌 ,  邱建嘉 ,  杜贤明 ,  林俊宏 ,  赖昱嘉

IPC分类号： H01L23/488 ,  H01L21/60

摘要： 本发明公开了互连结构、封装的半导体器件和半导体器件的封装方法。在一些实施例中，互连结构包括第一后钝化互连(PPI)层。第一PPI层包括接合焊盘和靠近接合焊盘的阴影焊盘材料。聚合物层位于第一PPI层上方，并且第二PPI层位于聚合物层上方。第二PPI层包括PPI焊盘。PPI焊盘通过聚合物层中的通孔耦合至接合焊盘。阴影焊盘材料靠近PPI焊盘并且包括比PPI焊盘的尺寸更大的尺寸。阴影焊盘材料设置为横向围绕PPI焊盘。

公开(公告)号：CN107046007A

公开(公告)日：2017-08-15

申请号：CN201611222512.8

申请日：2016-12-27

申请人： 台湾积体电路制造股份有限公司

发明人： 梁世纬 ,  杜贤明 ,  杨庆荣 ,  黄章斌 ,  赖昱嘉

IPC分类号： H01L23/24 ,  H01L23/00

CPC分类号： H01L23/564 ,  F16J10/00 ,  H01L23/00 ,  H01L23/562 ,  H01L23/585 ,  H01L23/24

摘要： 本发明实施例提供了具有密封环结构的集成电路结构。密封环结构包括低k介电层、第一密封环和第二密封环。第一密封环和第二密封环彼此隔开。第一密封环和第二密封环的每个包括金属层。金属层嵌入在低k介电层中，并且金属层包括具有多个开口的主体图案。第一密封环和第二密封环的主体图案与金属层的面积比大于或等于50％且小于100％。本发明实施例涉及集成电路结构和密封环结构。

公开(公告)号：CN105990263A

公开(公告)日：2016-10-05

申请号：CN201510453961.2

申请日：2015-07-29

申请人： 台湾积体电路制造股份有限公司

发明人： 杨庆荣 ,  黄章斌 ,  杜贤明 ,  蔡豪益 ,  李明机 ,  梁世纬 ,  赖昱嘉

IPC分类号： H01L23/28 ,  H01L23/522 ,  H01L29/92 ,  H01L21/02 ,  H01L21/768

CPC分类号： H01L28/60 ,  H01L23/5223 ,  H01L23/525 ,  H01L23/5329 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2224/11

摘要： 本发明一些实施例提供了一种封装件，封装件包括无机介电层和电容器。电容器包括：底部电极，底部电极的顶面与无机介电层的顶面接触；位于底部电极上方的绝缘体；以及位于绝缘体上方的顶部电极。封装件还包括覆盖电容器的聚合物层，聚合物层的部分与电容器共平面并且环绕电容器。聚合物层接触无机介电材料层的顶面。本发明还涉及MIM电容器及其形成方法。

公开(公告)号：CN118888541A

公开(公告)日：2024-11-01

申请号：CN202410903609.3

申请日：2024-07-08

申请人： 台湾积体电路制造股份有限公司

发明人： 王志鸿 ,  陈承先 ,  郭庭豪 ,  赖昱嘉

IPC分类号： H01L25/065 ,  H01L23/29 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60

摘要： 提供了用于管芯结构的间隙填充电介质及其形成方法。在实施例中，器件包括：外部间隙填充电介质，具有第一热膨胀系数；第一集成电路管芯，位于外部间隙填充电介质中；第二集成电路管芯，位于外部间隙填充电介质中；内部间隙填充电介质，位于第一集成电路管芯和第二集成电路管芯之间，内部间隙填充电介质具有第二热膨胀系数，第二热膨胀系数大于第一热膨胀系数；以及第三集成电路管芯，位于内部间隙填充电介质上方，第三集成电路管芯接合至第一集成电路管芯并且接合至第二集成电路管芯。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113496899B

公开(公告)日：2024-08-23

申请号：CN202110161884.9

申请日：2021-02-05

申请人： 台湾积体电路制造股份有限公司

发明人： 邓博元 ,  潘国龙 ,  赖昱嘉 ,  郭庭豪 ,  蔡豪益 ,  余振华

IPC分类号： H01L21/48 ,  H01L23/488

摘要： 方法包括形成多个介电层，该工艺包括：形成具有第一厚度的第一多个介电层；以及形成具有小于第一厚度的第二厚度的第二多个介电层。第一多个介电层和第二多个介电层交替布置。方法还包括形成连接的以形成导电路径的多个再分布线，该工艺包括：形成第一多个再分布线，每个位于第一多个介电层中的一个中；以及形成第二多个再分布线，每个位于第二多个介电层中中的一个中。本申请的实施例还涉及封装件及其形成方法。

公开(公告)号：CN118280968A

公开(公告)日：2024-07-02

申请号：CN202410178558.2

申请日：2024-02-09

申请人： 台湾积体电路制造股份有限公司

发明人： 陈承先 ,  郭庭豪 ,  江慧君 ,  赖昱嘉

IPC分类号： H01L25/07 ,  H01L25/18 ,  H01L23/31 ,  H01L23/48 ,  H01L21/56 ,  H01L21/48 ,  H01L21/768

摘要： 器件包括：第一集成电路(IC)管芯；第一介电材料，位于第一IC管芯的第一侧壁周围；第二IC管芯，位于第一IC管芯上方并且电耦合至第一IC管芯；以及第二介电材料，位于第一介电材料上方和第二IC管芯的第二侧壁周围，其中，在顶视图中，第二IC管芯的第二侧壁设置在第一IC管芯的第一侧壁内并且与第一IC管芯的第一侧壁间隔开。本申请的实施例还涉及半导体器件及其形成方法。