公开(公告)号：CN111816564B

公开(公告)日：2025-04-22

申请号：CN201910728437.X

申请日：2019-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李欣怡 ,  李达元 ,  苏庆煌

IPC: H10D30/01 ,  H10D30/62 ,  H10D64/66 ,  H01L21/28

Abstract: 本公开涉及半导体器件和制造方法。公开了半导体器件和制造方法。提供了半导体器件和制造半导体器件的方法。在实施例中，使用处理工艺以将硅引入p‑金属功函数层。通过将硅引入p‑金属功函数层，可以防止可能包括诸如铝之类的可扩散材料的随后沉积的层扩散通过p‑金属功函数层并影响器件的工作。

公开(公告)号：CN115763375A

公开(公告)日：2023-03-07

申请号：CN202210726188.2

申请日：2022-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨松鑫 ,  萧茹雄 ,  苏庆煌 ,  林震宾 ,  詹文炘

IPC: H01L21/8234 ,  H01L27/088

Abstract: 半导体结构包括：块状半导体衬底；第一多个介电隔离区域，位于块状半导体衬底上方；多个半导体鳍，突出高于第一多个介电隔离区域；第一栅极堆叠件，位于多个半导体鳍的顶面和侧壁上；第二多个介电隔离区域，位于块状半导体衬底上方；台面结构，位于第二多个介电隔离区域中；以及第二栅极堆叠件，位于台面结构上方。第一栅极堆叠件和第二栅极堆叠件的顶面彼此共面。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN110416154A

公开(公告)日：2019-11-05

申请号：CN201910104443.8

申请日：2019-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴仲强 ,  曹学文 ,  李家庆 ,  洪正隆 ,  苏庆煌

IPC: H01L21/768 ,  H01L21/336

Abstract: 一种半导体装置的制造方法，包括形成一开口于一介电层内。沉积一种子层于开口内，种子层的第一部分具有第一杂质浓度。将种子层的第一部分暴露于一等离子体，在暴露于等离子体之后，该第一部分具有小于第一杂质浓度的第二杂质浓度。将一导电材料填入开口，以形成导电特征部件。种子层包括钨，且导电材料包括钨，杂质包括硼。

公开(公告)号：CN105810735A

公开(公告)日：2016-07-27

申请号：CN201510565628.0

申请日：2015-09-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪奇成 ,  王喻生 ,  苏丁香 ,  苏庆煌

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/49 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明提供一种半导体结构，包括：有源区，具有第一表面；隔离区，具有第二表面，隔离区围绕有源区，第一表面高于第二表面；以及金属栅极，具有设置在第一表面和第二表面上方的多个金属层。多个金属层中的至少一个层的最薄部分与最厚部分的比率约大于40％。本发明还提供了一种用于制造半导体结构的方法。

公开(公告)号：CN108807180B

公开(公告)日：2023-05-23

申请号：CN201710730715.6

申请日：2017-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王喻生 ,  洪奇成 ,  欧阳良岳 ,  林钰庭 ,  苏庆煌 ,  蔡明兴

IPC: H01L21/336 ,  H01L21/768

Abstract: 一方法包括形成第一开口于基板上的介电层中、以导电阻挡层内衬上述第一开口的数个侧壁及底部以及沉积籽晶层于上述导电阻挡层之上。上述方法亦包括以等离子体工艺处理上述籽晶层，以及于处理上述籽晶层之后，以导电材料填充上述第一开口。

公开(公告)号：CN110838488B

公开(公告)日：2022-04-26

申请号：CN201910747774.3

申请日：2019-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承晏 ,  黄铭淇 ,  陈昱璇 ,  李威缙 ,  洪正隆 ,  李达元 ,  张文 ,  苏庆煌

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/06

Abstract: 本公开提供了一种半导体装置与其形成方法，在一实施例中，该方法包括：形成栅极介电层于界面层上；形成掺杂层于栅极介电层上，且掺杂层包括偶极诱发元素；退火掺杂层以驱使偶极诱发元素穿过栅极介电层至栅极介电层与界面层相邻的第一侧；移除掺杂层；形成牺牲层于栅极介电层上，与栅极介电层跟牺牲层相邻的第二侧的残留的偶极诱发元素与牺牲层的材料反应；移除牺牲层；形成盖层于栅极介电层上；以及形成栅极层于盖层上。

公开(公告)号：CN110556292B

公开(公告)日：2021-12-31

申请号：CN201910103532.0

申请日：2019-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡承晏 ,  吴仲强 ,  黄泰维 ,  锺鸿钦 ,  李威缙 ,  李达元 ,  苏庆煌 ,  庄媖涓 ,  刘冠廷

IPC: H01L21/28 ,  H01L29/423

Abstract: 此处所述的实施例关于对半导体基板上的不同晶体管的金属栅极中所用的材料进行预沉积处理。在一实施例中，方法包括暴露第一装置的第一含金属层与第二装置的第二含金属层至反应物，以分别形成多个单层于第一含金属层与第二含金属层上。第一装置与第二装置位于基板上。第一装置包括第一栅极结构，且第一栅极结构包括第一含金属层。第二装置包括第二栅极结构，且第二栅极结构包括第二含金属层，而第一含金属层与第二含金属层不同。暴露第一含金属层与第二含金属层上的单层至氧化剂，以提供单层所用的羟基封端表面。之后形成第三含金属层于第一含金属层与第二含金属层上的单层的羟基封端表面上。

公开(公告)号：CN112420611A

公开(公告)日：2021-02-26

申请号：CN202010272977.4

申请日：2020-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴仲强 ,  锺鸿钦 ,  李显铭 ,  陈建豪 ,  苏庆煌

IPC: H01L21/8234 ,  H01L21/336 ,  H01L29/423

Abstract: 本公开实施例提供一种半导体装置的形成方法。在栅极置换工艺中，移除与置换个别栅极堆叠的每一个中的不同材料，可调整个别半导体装置的临界电压。移除与置换步骤有助于保持填充材料所用的整体工艺容许范围大到足以完整填充。

公开(公告)号：CN112310199A

公开(公告)日：2021-02-02

申请号：CN202010546169.2

申请日：2020-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧茹雄 ,  苏庆煌 ,  龚伯涵 ,  卢颖新 ,  黄一珊

IPC: H01L29/423 ,  H01L21/28 ,  H01L27/092 ,  H01L21/8238

Abstract: 半导体器件包括晶体管的沟道组件和设置在沟道组件上方的栅极组件。栅极组件包括：介电层、设置在介电层上方的第一功函金属层、设置在第一功函金属层上方的填充金属层和设置在填充金属层上方的第二功函金属层。本发明的实施例还涉及晶体管的栅极结构和形成半导体器件的方法。

公开(公告)号：CN108122744B

公开(公告)日：2020-12-22

申请号：CN201710752414.3

申请日：2017-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王喻生 ,  洪奇成 ,  李家庆 ,  苏庆煌

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明实施例提供了一种半导体器件及其制造方法。在实施例中，在开口内形成第一成核层，从而用于后栅工艺。处理第一成核层以通过将第一成核层暴露于与氧反应的前体以形成气体来去除不期望的氧。然后形成第二成核层，并且用块状导电材料填充开口的剩余部分。本发明实施例涉及半导体器件及其制造方法。