-
公开(公告)号：CN111239576A
公开(公告)日：2020-06-05
申请号：CN201811445962.2
申请日：2018-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: G01R31/26
Abstract: 本发明公开了一种基于功率损耗线性控制的恒定功率循环测试电路及方法，该恒定功率循环测试电路包括恒流源、第一和第二待测半导体功率器件、第一和第二驱动单元、第一和第二温控单元、电压测量与存储单元。本发明还提供了基于该恒定功率循环测试电路的测试方法。本发明的恒定功率循环测试电路和测试方法可以使待测功率器件的结温度摆幅仅与导通时间成单一的正比例关系，简化了功率循环测试的控制方法，消除了待测功率器件在长期功率循环测试当中结温度不可精确控制的问题。
-
公开(公告)号：CN111106073A
公开(公告)日：2020-05-05
申请号：CN201811257130.8
申请日：2018-10-26
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明涉及一种功率半导体器件的低应力薄膜结构，由下至上依次包括：基底、第一导电层、第二导电层和金属层，在第一导电层和第二导电层之间设有绝缘层，所述第二导电层穿过绝缘层与所述第一导电层部分接触。本发明设计的膜层结构，既可以保护芯片在封装过程中不受损伤，同时可以提升芯片封装的成品率，且各膜层之间应力较小，工艺实现简单，成本较低。此外，该膜层结构也有利于提高器件的可靠性，使器件在运行过程中，特别是在高温、高压、高震动等恶劣环境中得以正常工作。
-
公开(公告)号：CN110707054A
公开(公告)日：2020-01-17
申请号：CN201810753125.X
申请日：2018-07-10
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L23/367 , H01L23/373 , H01L23/498
Abstract: 本发明提供了一种无需导热硅脂层与外部散热器接触，实现直接液体冷却的直接冷却散热基板，包括电气回路层、绝缘层和散热层所述散热层包括直接冷却层，所述直接冷却层能够进行风冷或直接接入外部冷却系统，实现直接冷却。本发明还提供了一种由该直接冷却散热基板制备成的功率模块。本发明的直接冷却散热基板及其功率模块，通过在金属层下集成多孔金属泡沫结构，可以接入外部冷却系统，通过外部冷却液体实现直接冷却，减少模块内部材料的热界面数量，降低了模块热阻，提高了功率模块的散热性能和可靠性，实现功率IGBT模块快速高效散热，并达到减小模块重量和体积的目的，具有热阻低、重量轻、可靠性高的优点。
-
公开(公告)号：CN108074800B
公开(公告)日：2020-01-14
申请号：CN201611021916.0
申请日：2016-11-16
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/04 , H01L21/3065 , H01L21/336
Abstract: 本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤：步骤一：在半导体基材的表面上设置第一掩膜，并且在第一掩膜上形成暴露半导体基材的窗口区；步骤二：通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽，第一沟槽的的底壁通过弧面与侧壁相连，弧面与所述底壁和侧壁相切并且背向底壁延伸；步骤三：除去半导体基材上的第一掩膜，并且在第一沟槽的底壁上形成第二掩膜，相邻的第一沟槽之间为半导体基材的暴露部分；步骤四：在第二掩膜的保护下，进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽，第二沟槽的深度大于第一沟槽的深度，并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。
-
公开(公告)号：CN108598160B
公开(公告)日：2020-01-07
申请号：CN201810148664.0
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片，包括若干复合栅单元，每一所述复合栅单元包括栅极区和位于所述栅极区两侧的有源区，其中，所述栅极区包括：在所述栅极区的指定位置向下刻蚀而成的至少一个沟槽，所述沟槽内设置有沟槽栅极；位于所述栅极区的表面上的平面栅极，所述平面栅极与沟槽栅极相连。所述有源区包括分别位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，沟槽栅有源区和平面栅有源区均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。采用本发明可以大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。
-
Patent Agency Ranking
公开(公告)号：CN109873032A
公开(公告)日：2019-06-11
申请号：CN201711268537.6
申请日：2017-12-05
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种沟槽栅IGBT器件及其制造方法。该沟槽栅IGBT器件主要包括：P型基区；通过向P型基区注入N型离子而形成的两个第一N+掺杂区；两个沟槽，其宽度分别小于对应的两个第一N+掺杂区的宽度，使得两个沟槽在靠近彼此的一侧分别留有部分第一N+掺杂区；通过向位于两个部分第一N+掺杂区之间的P型基区注入N型离子而形成的第二N+掺杂区；接触孔，其底部的宽度小于第二N+掺杂区的宽度，使得接触孔两侧留有部分第二N+掺杂区；通过接触孔向P型基区的位于两个部分第一N+掺杂区之间的区域注入P型离子而形成的P+掺杂区；第一金属层。本发明可大幅降低寄生电阻，提高IGBT器件的抗闩锁能力。
-
公开(公告)号：CN106252402B
公开(公告)日：2019-05-03
申请号：CN201610969555.6
申请日：2016-11-04
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本申请公开了一种沟槽栅型IGBT及其制备方法，其中，所述沟槽栅型IGBT的制备方法在将所述沟槽栅暴露出来后，首先在所述沟槽栅表面形成一层导电层，然后在所述导电层背离所述沟槽栅一侧形成栅极，所述导电层和所述栅极共同构成所述沟槽栅型IGBT的细栅线，由于所述导电层的导电能力要强于多晶硅的导电能力，因此由所述导电层和所述栅极构成的细栅线的导电能力要强于由多晶硅和所述栅极构成的细栅线的导电能力，从而使用较少的主栅线连接，从而提升器件的有源区面积，进而提升器件的电流密度。由所述导电层和所述栅极构成的细栅线也可以保证所述沟槽栅型IGBT的各个元胞接收到的栅极信号的同步性。
-
公开(公告)号：CN107065450B
公开(公告)日：2018-10-02
申请号：CN201710325616.X
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，方法包括：根据曝光场大小将大尺寸芯片划为两个以上的区域单元，根据芯片类型分为边角、边缘或中心区域单元的任一种，同一类型区域单元图形一致；将区域单元组合成光刻版，光刻版包括由芯片划分的所有区域单元类型，光刻版尺寸小于或等于芯片尺寸；利用遮光板选取光刻版上相应区域单元对硅片曝光；通过光刻机的硅片偏置和旋转设置，将曝光的区域单元图形转移至硅片相应位置，将剩余区域单元通过遮光板曝光窗口，及硅片偏置和旋转操作，逐一曝光。本发明能够解决现有芯片制作采用多块版拼接，光刻版数量多、成本大，拼接时容易造成误差，无法适用于具有复杂结构芯片制备的技术问题。
-
公开(公告)号：CN108538912A
公开(公告)日：2018-09-14
申请号：CN201810425729.1
申请日：2018-05-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明提出了一种沟槽台阶栅IGBT芯片，包括衬底和位于衬底表面内的第一沟槽栅，所述第一沟槽栅结构为实栅，所述第一沟槽栅的栅极氧化层由不同的栅氧厚度组成，位于上方的栅极氧化层的栅氧厚度小于位于下方的栅极氧化层的栅氧厚度。本发明的沟槽台阶栅IGBT芯片有效沟道工作区采用比较薄的栅极氧化层，而在沟槽底部采用比较厚的栅极氧化层，从而提升了芯片密度、降低了通耗和增强了栅极对开关的控制能力，增加了沟道底部的耐压能力和降低输出电容，从而降低开关损耗；同时增加P阱剂量以维持Vth在同一水平并增强了器件的反闩锁能力，从而实现在提升芯片电流密度的同时还优化了芯片的电学性能和可靠性。
-
公开(公告)号：CN108520857A
公开(公告)日：2018-09-11
申请号：CN201810295947.8
申请日：2018-03-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/329 , H01L29/868 , H01L29/06
Abstract: 本发明公开了一种快恢复二极管及其制造方法，其中制造方法包括：对二极管主体的背面的N型缓冲层表面进行氧化，形成氧化层；刻蚀二极管主体的背面的预定区域的氧化层，形成开窗口；通过开窗口对二极管主体进行P阱注入，形成P阱区；对剩余氧化层进行刻蚀，露来N++注入窗口；对N++注入窗口注入N++杂质，并进行激活，使得P阱区形成处于浮空状态，与阳极区和漂移区构成内置晶闸管。通过设形成P阱区，然后进行N++注入，使得P阱区形成处于浮空状态，与二极管主体的阳极区和漂移区构成内置晶闸管，协调二极管导通压降与软恢复性能之间的折中关系，使得无需减薄硅片即可获得更好的导通压降与软恢复特性之间的折中关系，获得高品质快恢复二极管。
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.037 seconds)
