-
公开(公告)号：CN107039343A
公开(公告)日：2017-08-11
申请号：CN201710053291.4
申请日：2017-01-23
Applicant: 松下知识产权经营株式会社
CPC classification number: H01L23/3157 , H01L21/0212 , H01L21/02274 , H01L21/30655 , H01L21/31138 , H01L21/6835 , H01L21/6836 , H01L21/78 , H01L23/293 , H01L23/3185 , H01L23/544 , H01L2221/68327 , H01L2221/6834 , H01L2223/5446 , B28D5/0005 , B28D5/0058
Abstract: 本发明提供一种元件芯片的制造方法及元件芯片，能够抑制安装过程中的导电性材料的爬升。在分割具有多个元件区域的基板来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第一等离子体，从而将基板分割成元件芯片(10)。而且，形成为具备第一面(10a)、第二面(10b)及连结第一面(10a)和第二面(10b)的侧面(10c)的元件芯片(10)彼此隔开间隔地保持在载体(4)上的状态。通过将这些元件芯片(10)暴露于以氟化碳和氦气的混合气体为原料气体的第二等离子体中，从而仅在侧面(10c)形成覆盖元件芯片(10)的保护膜(12)，抑制安装过程中的导电性材料向侧面(10c)的爬升。
-
公开(公告)号：CN106024565A
公开(公告)日：2016-10-12
申请号：CN201610032763.3
申请日：2016-01-19
Applicant: 松下知识产权经营株式会社
IPC: H01J37/32 , H01L21/67 , H01L21/683 , H01L21/78
Abstract: 一种等离子处理装置，具备：反应室；使反应室中产生等离子的等离子产生部；配置在反应室的内部，搭载具备基板、保持片和框架的输送载体的工作台；具备设置在工作台内部的电极部的静电吸附机构；在工作台上的搭载位置与工作台向上方脱离的交接位置之间支撑输送载体的支撑部；和使支撑部相对于工作台升降的支撑部，在将输送载体搭载于工作台时，1)保持片的外周部与工作台接触后，静电吸附机构向电极部施加电压，电压的施加包含使电压的绝对值增减的操作，上述操作结束后，或2)保持片与工作台接触后，升降机构在工作台附近使支撑部分别上升及下降1次以上，支撑部的上升及下降结束后，且保持片的外周部与工作台接触后，等离子产生部产生等离子。
-
公开(公告)号：CN107871659B
公开(公告)日：2023-06-02
申请号：CN201710886275.3
申请日：2017-09-26
Applicant: 松下知识产权经营株式会社
Inventor： 松原功幸
IPC: H01L21/027 , G03F7/16
Abstract: 本发明公开了一种用于通过在被保持带保持的基板上形成抗蚀剂层，然后通过等离子体蚀刻基板来制造元件芯片的制造方法。所述制造方法包括以下步骤：制备被保持在保持带上的基板的步骤，所述基板包括彼此相反的第一侧部和第二侧部，并且所述基板的第二侧部被保持在保持带上，基板还包括多个元件区域和限定元件区域中的每一个的多个分割区域；喷涂抗蚀剂溶液以形成抗蚀剂溶液的液滴的步骤，所述抗蚀剂溶液含有抗蚀剂成分和溶剂；通过从所述液滴蒸发所述溶剂并将所述抗蚀剂成分沉积在被保持在所述保持带上的所述基板的第一侧部上从而形成抗蚀剂层的步骤；图案化抗蚀剂层以在分割区域中露出基板的第一侧部的步骤；和等离子体刻蚀在基板的分割区域中被露出的第一侧部上的基板。
-
公开(公告)号：CN107039345B
公开(公告)日：2021-12-24
申请号：CN201710062994.3
申请日：2017-01-24
Applicant: 松下知识产权经营株式会社
Abstract: 本发明提供一种元件芯片的制造方法以及元件芯片，能够抑制安装过程中的导电性材料的爬升。在对具有多个元件区域的基板(1)进行分割而制造多个元件芯片(10)的元件芯片的制造方法中使用的等离子体处理工序中，将基板暴露于第一等离子体，从而将基板分割为元件芯片(10)。而且，成为具备第一面(10a)、第二面(10b)以及形成有多个凸部的侧面(10c)的元件芯片(10)彼此隔开间隔保持在载体(4)上的状态。通过将元件芯片(10)暴露于第二等离子体，从而在元件芯片(10)的侧面(10c)形成保护膜(12c)，在形成该保护膜时，通过保护膜(12c)至少被覆形成在侧面(10c)的凸部，抑制安装过程中导电性材料向侧面(10c)爬升。
-
公开(公告)号：CN107039343B
公开(公告)日：2021-10-26
申请号：CN201710053291.4
申请日：2017-01-23
Applicant: 松下知识产权经营株式会社
Abstract: 本发明提供一种元件芯片的制造方法及元件芯片，能够抑制安装过程中的导电性材料的爬升。在分割具有多个元件区域的基板来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第一等离子体，从而将基板分割成元件芯片(10)。而且，形成为具备第一面(10a)、第二面(10b)及连结第一面(10a)和第二面(10b)的侧面(10c)的元件芯片(10)彼此隔开间隔地保持在载体(4)上的状态。通过将这些元件芯片(10)暴露于以氟化碳和氦气的混合气体为原料气体的第二等离子体中，从而仅在侧面(10c)形成覆盖元件芯片(10)的保护膜(12)，抑制安装过程中的导电性材料向侧面(10c)的爬升。
-
Patent Agency Ranking
公开(公告)号：CN107039344B
公开(公告)日：2021-09-24
申请号：CN201710057126.6
申请日：2017-01-23
Applicant: 松下知识产权经营株式会社
IPC: H01L21/78 , H01L21/56 , H01L21/60 , H01L23/488
Abstract: 一种元件芯片的制造方法、电子部件安装构造体及其制造方法，能够抑制安装过程中的导电性材料的爬升。在对具有多个元件区域且元件面被绝缘膜覆盖的基板进行分割而制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，将基板暴露于第一等离子体，从而将基板分割为元件芯片，成为使具备第一面、第二面以及侧面的元件芯片彼此隔开间隔保持在载体上且使侧面和绝缘膜露出的状态。然后，将元件芯片暴露于第二等离子体，从而将露出的侧面中的与绝缘膜相接的区域部分地除去而形成凹陷部，并通过第三等离子体从而用保护膜覆盖凹陷部，抑制安装过程中导电性材料向侧面爬升。
-
公开(公告)号：CN109473352A
公开(公告)日：2019-03-15
申请号：CN201811029474.3
申请日：2018-09-04
Applicant: 松下知识产权经营株式会社
IPC: H01L21/3065 , H01L21/308
Abstract: 本发明提供一种抑制等离子切割中的碎片残留的元件芯片的制造方法。在本发明的半导体芯片2的制造方法中，将半导体晶片12的背面4A保持于切割带22。接下来，将表面6A用具备非水溶性的下层掩膜24A和水溶性的上层掩膜24B的掩膜24被覆。接下来，通过对掩膜24照射激光而在掩膜24形成开口从而使分割区域16露出。接下来，使半导体晶片12与水接触，去除被覆元件区域14的上层掩膜24B并使下层掩膜24A残留。接下来，将半导体晶片12暴露于第1等离子体，将开口所露出的分割区域16进行蚀刻至到达背面4A为止，从而单片化为多个半导体芯片2。接下来，去除多个半导体芯片2的表面6A所残留的下层掩膜24A。
-
公开(公告)号：CN107180788A
公开(公告)日：2017-09-19
申请号：CN201710082554.4
申请日：2017-02-15
Applicant: 松下知识产权经营株式会社
IPC: H01L21/78 , H01L21/3065
CPC classification number: H01L21/78 , H01L21/3065 , H01L21/30655 , H01L21/31116 , H01L21/67069 , H01L21/67109 , H01L21/6831 , H01L21/6833 , H01L21/6836 , H01L21/68742 , H01L2221/68327 , H01L2221/68336 , H01L2221/68381
Abstract: 提供一种元件芯片的制造方法，抑制拾取时元件芯片的破裂。元件芯片的制造方法包括载置工序和等离子体切割工序。载置工序，将具备第1主面以及第2主面、并且具备多个元件区域以及划定元件区域的分割区域、并且形成了在元件区域中覆盖第1主面在分割区域中使第1主面露出的掩模的具有可挠性的半导体基板载置到载置台。等离子体切割工序，在载置台上将半导体基板的第1主面侧暴露于等离子体，从而在分割区域形成槽并且进行蚀刻，由此将半导体基板单片化为具备元件区域的多个元件芯片。半导体基板的厚度小于保持片的厚度。在等离子体切割工序中，在使槽的底部总是露出的状态下进行蚀刻，从而在元件芯片的侧面不形成扇形凹凸地将半导体基板单片化。
-
公开(公告)号：CN107180787A
公开(公告)日：2017-09-19
申请号：CN201710082515.4
申请日：2017-02-15
Applicant: 松下知识产权经营株式会社
IPC: H01L21/78 , H01L27/12 , B23K26/364 , B23K10/00
CPC classification number: H01L23/3192 , H01L21/268 , H01L21/31116 , H01L21/56 , H01L21/6836 , H01L21/78 , H01L23/544 , H01L23/562 , H01L2221/68318 , H01L2221/68327 , H01L2221/68381 , B23K10/00 , B23K26/364 , H01L27/1207
Abstract: 一种元件芯片及其制造方法。元件芯片的制造方法包括激光划片工序，对具备第1层和第2层的基板的分割区域从第2层侧照射激光，从而在分割区域形成具备露出第1层的露出部的开口，并且在包含露出部的第1层的表层部形成第1损伤区域，在第1损伤区域的附近且被第2层覆盖的第1层的表层部形成第2损伤区域。而且，包括各向同性蚀刻工序，在激光划片工序之后，通过使基板暴露于第1等离子体从而各向同性地蚀刻第1层，从而除去第1损伤区域和第2损伤区域。还包括等离子体切割工序，在各向同性蚀刻工序之后，在用支承构件支承了第2主面的状态下，将基板暴露于第2等离子体，各向异性地蚀刻第1层，从而将基板分割为具备元件区域的多个元件芯片。
-
公开(公告)号：CN107180754A
公开(公告)日：2017-09-19
申请号：CN201710091515.0
申请日：2017-02-20
Applicant: 松下知识产权经营株式会社
IPC: H01L21/3065
CPC classification number: H01L21/3065 , H01L21/268 , H01L21/30655 , H01L21/3081 , H01L21/3086 , H01L21/31133 , H01L21/67109 , H01L21/67115 , H01L21/6831 , H01L21/68742 , H01L21/68785 , H01L21/78
Abstract: 提供一种等离子体处理方法，能够以简易的工序实现精细的图案化。等离子体处理方法包括：粘附工序，在具备第一主面和第一主面的相反侧的第二主面的基板的第一主面粘附树脂膜；以及图案化工序，对树脂膜进行图案化，从而形成具有使基板的被处理区域露出的开口部的掩模。而且，等离子体处理方法包括：第一等离子体工序，在包含第一气体的减压环境中生成第一气体的第一等离子体，并使掩模暴露于第一等离子体，从而减少掩模与第一主面之间的空隙。进而，等离子体处理方法包括：第二等离子体工序，在包含第二气体的环境中用第二气体生成第二等离子体，并使从开口部露出的被处理区域暴露于第二等离子体，从而对被处理区域进行蚀刻。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.03 seconds)
