-
公开(公告)号：CN117240054A
公开(公告)日：2023-12-15
申请号：CN202310427669.8
申请日：2023-04-20
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置，能够在搭载有缓冲电路的半导体装置中对因功率半导体元件的发热引起的可靠性的降低以及伴随长布线化的缓冲效果的降低分别进行抑制。具备：绝缘电路基板；半导体芯片，其配置于绝缘电路基板上；第一外部连接端子，其配置于绝缘电路基板上；中继端子，其配置于绝缘电路基板上；印刷电路板，其配置于半导体芯片的上方，与第一外部连接端子及中继端子连接；以及缓冲电路，其配置于印刷电路板上，缓冲电路的一端经由印刷电路板来与第一外部连接端子连接，缓冲电路的另一端经由印刷电路板来与中继端子连接。
-
公开(公告)号：CN115483196A
公开(公告)日：2022-12-16
申请号：CN202210613014.5
申请日：2022-05-31
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置，能够减弱搭载有功率半导体元件的半导体装置内的布线的寄生电感。具备：绝缘电路基板，其在上表面侧具有导电板；半导体芯片，其搭载在导电板上；印刷电路板，其设置在半导体芯片的上方，并与半导体芯片电连接；第一外部连接端子其与导电板电连接，并向导电板的上方延伸；第一导电块，其包围第一外部连接端子的外周，并且被设置成与第一外部连接端子绝缘；以及密封构件，其将半导体芯片、印刷电路板和第一导电块密封。
-
公开(公告)号：CN111699554B
公开(公告)日：2022-06-17
申请号：CN201980011462.4
申请日：2019-07-26
IPC: H01L23/473 , H01L25/07 , H01L25/18 , H05K7/20
Abstract: 本发明提供一种冷却器和半导体模块。使用该冷却器和半导体模块，流体的冷却效率高，压力损失低。冷却器(7)冷却半导体元件(1a，1b)，并具有至少由板状散热片(7d1)(顶板)和板状散热片(7d6)(底板)构成的流路部(7d')，在顶板和底板之间形成供流体流动的连续的槽状流路。从与顶板平行且相对于流路交叉的方向观察流路部(7d')时，流路形成为流路的顶板侧的表面及底板侧的表面同步地向顶板侧及底板侧弯折的波形形状。
-
公开(公告)号：CN107068642B
公开(公告)日：2021-07-06
申请号：CN201610933793.1
申请日：2016-10-31
Applicant: 富士电机株式会社
IPC: H01L23/492 , H05K1/18
Abstract: 本发明的半导体模块能够均匀地产生焦耳热，且能够抑制可靠性降低。半导体模块具有：表面上设有栅极电极的多个半导体芯片(400)、输入来自外部的控制信号的栅极端子以及印刷电路板(500)。印刷电路板(500)具有栅极配线层(510)，该栅极配线层(510)将输入栅极端子的控制信号进行分路，并与多个半导体芯片(400)各自的栅极电极导通，并且，栅极配线层(510)的剖面积随着从栅极电极靠近栅极端子而变大。
-
公开(公告)号：CN105103289B
公开(公告)日：2018-08-24
申请号：CN201480020406.4
申请日：2014-05-12
Applicant: 富士电机株式会社
CPC classification number: H01L25/072 , H01L23/12 , H01L23/3107 , H01L23/3121 , H01L23/3735 , H01L23/492 , H01L23/49811 , H01L23/49838 , H01L23/64 , H01L24/01 , H01L24/06 , H01L24/32 , H01L25/18 , H01L29/7395 , H01L29/7827 , H01L2224/06181 , H01L2224/32225 , H01L2224/32245 , H01L2224/48137 , H01L2224/48139 , H01L2224/73265 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15787 , H01L2924/19041 , H01L2924/19105 , H01L2924/3011 , H01L2924/00
Abstract: 提供一种在半导体芯片的栅电极与源电极之间连接电路阻抗降低元件，从而具有电流旁路效果的半导体装置。具备：绝缘基板(3)，具有绝缘板和电路板；半导体芯片(4)，在正面具有栅电极和源电极；印刷基板(5)，具有第一金属层和第二金属层，并且与上述绝缘基板(3)对置；第一导电柱(8)，电连接且机械连接到上述栅电极和第一金属层；第二导电柱(9)，电连接且机械连接到上述源电极和第二金属层；以及电路阻抗降低元件(10)，通过所述第一导电柱(8)和第二导电柱(9)而电连接在所述栅电极与所述源电极之间。
-
Patent Agency Ranking
公开(公告)号：CN104040715B
公开(公告)日：2017-02-22
申请号：CN201280066705.2
申请日：2012-12-25
Applicant: 富士电机株式会社
IPC: H01L23/373 , H01L23/538 , H01L23/48 , H01L25/07
CPC classification number: H01L25/18 , H01L23/3107 , H01L23/3121 , H01L23/3735 , H01L23/4334 , H01L23/49811 , H01L23/49838 , H01L23/49844 , H01L23/5385 , H01L24/01 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0655 , H01L25/072 , H01L25/074 , H01L2224/32225 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/4912 , H01L2224/73265 , H01L2924/00014 , H01L2924/12032 , H01L2924/12036 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2924/15787 , H01L2924/181 , H01L2924/30107 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
Abstract: 本发明提供一种半导体器件。在带有导电图案的绝缘衬底(1)上配置有半导体芯片(9～12)，夹着半导体芯片(9～12)在带有导电图案的绝缘衬底(1)的上方配置有带有金属引脚的印刷电路板(13)，在带有导电图案的绝缘衬底(1)固定有多个外部引出端子(21、22、23)，多个外部引出端子(21、22)相邻平行配置。此外，在带有金属引脚的印刷电路板(13)的正面和背面彼此相对地形成的金属箔(15、16)配置在半导体芯片(9～12)的上方。
-
公开(公告)号：CN106057740A
公开(公告)日：2016-10-26
申请号：CN201610130201.2
申请日：2016-03-08
Applicant: 富士电机株式会社
IPC: H01L23/049 , H01L23/49 , H01L25/07 , H01L29/423
Abstract: 本发明的半导体模块以及半导体装置能够抑制动作不良的产生。半导体模块具备：半导体元件，在其正面具备栅电极和源电极，在其背面具备漏电极，并且漏电极和漏极板的正面连接；层积基板，其具备在绝缘板的正面电连接有栅电极的第一电路板和与源电极电连接的第二电路板，并且层积基板配置于漏极板的正面；栅极端子，其配置在第一电路板上；源极端子，其配置在第二电路板上；盖，其与漏极板的正面对置地配置，具备栅极端子以及源极端子所在的开口和与开口接触并延伸至外周部的导槽。
-
公开(公告)号：CN104040715A
公开(公告)日：2014-09-10
申请号：CN201280066705.2
申请日：2012-12-25
Applicant: 富士电机株式会社
CPC classification number: H01L25/18 , H01L23/3107 , H01L23/3121 , H01L23/3735 , H01L23/4334 , H01L23/49811 , H01L23/49838 , H01L23/49844 , H01L23/5385 , H01L24/01 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0655 , H01L25/072 , H01L25/074 , H01L2224/32225 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/4912 , H01L2224/73265 , H01L2924/00014 , H01L2924/12032 , H01L2924/12036 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2924/15787 , H01L2924/181 , H01L2924/30107 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
Abstract: 本发明提供一种半导体器件。在带有导电图案的绝缘衬底(1)上配置有半导体芯片(9～12)，夹着半导体芯片(9～12)在带有导电图案的绝缘衬底(1)的上方配置有带有金属引脚的印刷电路板(13)，在带有导电图案的绝缘衬底(1)固定有多个外部引出端子(21、22、23)，多个外部引出端子(21、22)相邻平行配置。此外，在带有金属引脚的印刷电路板(13)的正面和背面彼此相对地形成的金属箔(15、16)配置在半导体芯片(9～12)的上方。
-
公开(公告)号：CN101546716B
公开(公告)日：2013-01-30
申请号：CN200910129118.3
申请日：2009-03-25
Applicant: 富士电机株式会社
CPC classification number: H05K3/34 , H01L23/5385 , H01L24/01 , H01L24/32 , H01L24/33 , H01L24/73 , H01L24/83 , H01L24/91 , H01L25/072 , H01L25/50 , H01L2224/26145 , H01L2224/27013 , H01L2224/291 , H01L2224/29109 , H01L2224/29111 , H01L2224/2919 , H01L2224/32225 , H01L2224/83051 , H01L2224/83101 , H01L2224/83365 , H01L2224/838 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/0102 , H01L2924/01023 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/01322 , H01L2924/0133 , H01L2924/0135 , H01L2924/014 , H01L2924/0665 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/157 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H05K1/145 , H05K2201/10166 , H05K2201/10303 , H05K2201/1059 , H05K2201/10962 , H05K2201/10969 , H05K2203/0405 , H01L2924/00 , H01L2924/07025 , H01L2924/01083 , H01L2924/01049 , H01L2924/01028
Abstract: 本发明提供半导体装置的制造方法，其目的是提高半导体装置的可靠性和制造成品率。准备第一电极和第二电极通过绝缘层被分离的半导体元件，在金属箔上配置焊接材料，在焊接材料上以第三电极与其接触的方式载置半导体元件。此外，使片状的焊接材料与半导体元件的第一电极和第二电极相对，使柱电极的下端隔着焊接材料与第一电极上表面和第二电极上表面相对。而且，使焊接材料隔着绝缘层分离，通过焊接材料使第一电极与柱电极接合，并且通过焊接材料使第二电极与柱电极接合。此外，通过焊接材料使第三电极与金属箔接合。由此，能够提高半导体装置的可靠性和制造成品率。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.027 seconds)
