-
公开(公告)号：CN113130482B
公开(公告)日：2025-01-17
申请号：CN202110086559.0
申请日：2021-01-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体器件和方法。根据本发明的半导体器件包括第一区域中的第一晶体管和第二区域中的第二晶体管。该第一晶体管包括沿着第一方向纵向延伸的第一栅极结构，以及在该第一栅极结构的侧壁上方的第一栅极间隔件、第二栅极间隔件和第三栅极间隔件。该第二晶体管包括沿着第一方向纵向延伸的第二栅极结构，以及在该第二栅极结构的侧壁上方的第一栅极间隔件和第三栅极间隔件。第一栅极间隔件、第二栅极间隔件和第三栅极间隔件的组成不同，并且第三栅极间隔件直接位于第二区域中的第一栅极间隔件上。
-
-
公开(公告)号：CN113451212B
公开(公告)日：2024-09-10
申请号：CN202110177363.2
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供了一种半导体器件及其形成方法。方法包括形成从衬底延伸的鳍。沿着该鳍的侧壁和顶面形成牺牲栅极电极层。在该牺牲栅极电极层上执行图案化工艺以形成牺牲栅极电极。在该牺牲栅极电极上执行再成型工艺以形成再成型的牺牲栅极电极。该再成型的牺牲栅极电极包括沿着鳍的顶面的第一部分和沿着鳍的侧壁的第二部分。该第一部分的宽度随着第一部分从第一部分的顶面朝向鳍的顶面延伸而减小。该第二部分的宽度随着第二部分从鳍的顶面朝向衬底延伸而减小。
-
公开(公告)号：CN113809014A
公开(公告)日：2021-12-17
申请号：CN202110476823.1
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/146
Abstract: 提供了半导体器件及其形成方法。示例性方法包括提供工件，工件包括：位于该工件的第一区域中的第一伪栅极堆叠件和第二伪栅极堆叠件；位于该工件的第二区域中的第三伪栅极堆叠件和第四伪栅极堆叠件；位于第一伪栅极堆叠件、第二伪栅极堆叠件、第三伪栅极堆叠件和第四伪栅极堆叠件中的每一个的上方的硬掩模层。方法还包括：在工件上方沉积光刻胶(PR)层，以在第一区域上方形成第一PR层部分，并且在第二区域上方形成第二PR层部分；以及选择性地在第三伪栅极堆叠件上方形成穿过第二PR层部分的第一开口，并且在第四伪栅极堆叠件上方形成穿过第二PR层部分的第二开口。
-
公开(公告)号：CN107301951B
公开(公告)日：2021-11-09
申请号：CN201611096470.8
申请日：2016-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/04
Abstract: 本发明实施例提供了一种制造FinFET的方法，包括至少以下步骤。通过从半导体衬底的(110)晶格面法向向量倾斜8.05±2°来确定 方向。沿着垂直于 方向的晶格面图案化半导体衬底，从而在半导体衬底中形成多个沟槽和形成至少一个具有设置在(551)晶格面上的侧壁的半导体鳍。绝缘体位于沟槽中。在半导体鳍的部分上方和绝缘体的部分上方形成栅极堆叠件。在由栅极堆叠件暴露的半导体鳍上方形成应变材料部分。本发明实施例涉及鳍式场效应晶体管及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN109950243B
公开(公告)日：2021-09-03
申请号：CN201811432632.X
申请日：2018-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括：第一鳍结构和第二鳍结构，设置在衬底上，分别平行于轴延伸；第一栅极部件，横穿第一鳍结构以覆盖第一鳍结构的中心部分；第二栅极部件，横穿第二鳍结构以覆盖第二鳍结构的中心部分；第一间隔件，包括：第一部分，包括两个层，两个层分别从第一栅极部件的侧壁朝向轴的相反方向延伸；以及第二部分，包括两个层，两个层分别从第一间隔件的第一部分的侧壁朝向轴的相反方向延伸；第二间隔件，包括两个层，两个层分别从第二栅极部件的侧壁朝向轴的相反方向延伸。本发明的实施例还涉及半导体器件的制造方法。
-
公开(公告)号：CN112310199A
公开(公告)日：2021-02-02
申请号：CN202010546169.2
申请日：2020-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28 , H01L27/092 , H01L21/8238
Abstract: 半导体器件包括晶体管的沟道组件和设置在沟道组件上方的栅极组件。栅极组件包括：介电层、设置在介电层上方的第一功函金属层、设置在第一功函金属层上方的填充金属层和设置在填充金属层上方的第二功函金属层。本发明的实施例还涉及晶体管的栅极结构和形成半导体器件的方法。
-
公开(公告)号：CN109950243A
公开(公告)日：2019-06-28
申请号：CN201811432632.X
申请日：2018-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括：第一鳍结构和第二鳍结构，设置在衬底上，分别平行于轴延伸；第一栅极部件，横穿第一鳍结构以覆盖第一鳍结构的中心部分；第二栅极部件，横穿第二鳍结构以覆盖第二鳍结构的中心部分；第一间隔件，包括：第一部分，包括两个层，两个层分别从第一栅极部件的侧壁朝向轴的相反方向延伸；以及第二部分，包括两个层，两个层分别从第一间隔件的第一部分的侧壁朝向轴的相反方向延伸；第二间隔件，包括两个层，两个层分别从第二栅极部件的侧壁朝向轴的相反方向延伸。本发明的实施例还涉及半导体器件的制造方法。
-
公开(公告)号：CN104916542B
公开(公告)日：2018-09-28
申请号：CN201410325343.5
申请日：2014-07-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包括衬底，以及形成在衬底中的源极区和漏极区。该半导体器件还包括形成在源极区和漏极区之间的衬底的凹槽中的杂质扩散停止层，其中，杂质扩散停止层覆盖凹槽的底部和侧壁。该半导体器件还包括形成在杂质扩散停止层上方和凹槽中的沟道层，以及形成在沟道层上方的栅极堆叠件。杂质扩散停止层基本防止了衬底和源极区与漏极区中的杂质扩散到沟道层中。本发明还涉及半导体器件的结构及其制造方法。
-
公开(公告)号：CN104916578A
公开(公告)日：2015-09-16
申请号：CN201410213775.7
申请日：2014-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/528
CPC classification number: H01L21/7682 , H01L21/02271 , H01L21/7681 , H01L21/76822 , H01L21/76834 , H01L21/7685 , H01L21/76877 , H01L23/5222 , H01L23/5226 , H01L23/5283 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及形成后段制程（BEOL）金属化层的方法和相关联的装置，BEOL金属化层具有设置在相邻的金属互连部件之间的气隙，气隙提供具有低介电常数的层间介电材料。在一些实施例中，通过在衬底上方的牺牲介电层内形成金属互连层来实施该方法。去除牺牲介电层以形成在金属互连层的第一部件和第二部件之间的延伸凹槽。在凹槽的侧壁和底面上形成保护衬层，然后以在金属互连层的第一部件和第二部件之间的位置处形成气隙的方式，在凹槽内沉积再分布ILD层。该气隙降低了金属互连层的第一部件和第二部件之间的介电常数。本发明涉及用于BEOL工艺的气隙方案。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.038 seconds)
