公开(公告)号：CN1309033C

公开(公告)日：2007-04-04

申请号：CN200410037529.7

申请日：2004-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  王屏薇 ,  陈豪育 ,  杨富量 ,  胡正明

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L29/785 ,  H01L21/26586 ,  H01L29/66803

Abstract: 本发明是具有鳍片结构的半导体元件及其制造方法。所述半导体结构，其包括多个半导体鳍片在一绝缘层上，一栅极介电质在部分所述半导体鳍片上，以及一闸电极在该栅极介电质上。上述任一半导体鳍片均具有一上表面、一第一侧壁表面以及一第二侧壁表面；掺杂物离子以一与上述半导体鳍片上表面的法线成一第一角度(例如大于约7°)植入以掺杂所述半导体鳍片的第一侧壁表面及上表面；所述半导体结构沿法线旋转180度后，掺杂物离子再以一与上述半导体鳍片上表面的法线成一第二角度植入所述半导体鳍片的第二侧壁表面以及上表面。

公开(公告)号：CN1841711A

公开(公告)日：2006-10-04

申请号：CN200610065826.1

申请日：2006-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  杨富量

IPC: H01L21/84 ,  H01L27/12

CPC classification number: H01L29/66772 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/78 ,  H01L29/7846 ,  H01L29/78603 ,  H01L29/78654

Abstract: 本发明是有关于一种形成差别应变主动区的方法及其应变主动区，其包括提供具有绝缘层上覆半导体结构的半导体基材；在半导体基材的绝缘层中形成掺杂区，此掺杂区是位于后续形成的NMOS主动区下方；图案化半导体基材的上半导体区，以形成NMOS主动区及PMOS主动区；实施热氧化制程以在NMOS主动区及PMOS主动区产生不同的体积膨胀；形成凹陷区，此凹陷区包括邻接于PMOS主动区两端的绝缘层；以及移除覆盖于上半导体区上的层以形成差别应变主动区，其包括N主动区及PMOS主动区。

公开(公告)号：CN1264217C

公开(公告)日：2006-07-12

申请号：CN200310101713.9

申请日：2003-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  杨育佳 ,  杨富量

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/28 ,  H01L21/84

CPC classification number: H01L29/785 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/7854

Abstract: 本发明是关于一种多重栅极结构及其制造方法，其结构包括：多个鳍型半导体层，沿一第一方向大体平行地排列，且由多个位于一绝缘层上的绝缘台地所支撑，其中上述鳍型半导体层的底面大于与其与绝缘台地的接触面；以及一栅极导电层，沿一第二方向延伸且覆盖于上述鳍型半导体层的部分表面上，且于栅极导电层与其所覆盖的上述鳍型半导体层之间更设置有一栅极介电层，其中此栅极介电层更包覆于该栅极导电层所覆盖部分表面内的此等鳍型半导体层的底面。

公开(公告)号：CN1797762A

公开(公告)日：2006-07-05

申请号：CN200510128422.8

申请日：2005-11-24

Applicant: 中国台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  徐祖望 ,  彭宝庆 ,  杨富量

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L29/78648 ,  H01L27/1203

Abstract: 本发明提供一种半导体晶片的半导体结构及其形成方法，具体涉及一种形成双栅极结构的方法，在一第一基底上形成一厚度小于30nm的埋层绝缘层；在埋层绝缘层上形成一第二基底；在第二基底上形成一垫层；在垫层上形成一遮罩层；形成一第一沟槽，延伸穿过垫层、第二基底、埋层绝缘层至第一基底中；以一绝缘材料将第一沟槽填满；以一导电材料将绝缘材料中的第二沟槽填满；在第二基底上形成一MOS晶体管。在埋层绝缘层下形成一底部栅极，且自对准于形成在第二基底上的顶部栅极。

公开(公告)号：CN1722439A

公开(公告)日：2006-01-18

申请号：CN200510073470.1

申请日：2005-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宏玮 ,  吴炳坤 ,  王昭雄 ,  杨富量 ,  胡正明

IPC: H01L27/092 ,  H01L27/12 ,  H01L29/78

CPC classification number: H01L21/823807 ,  H01L21/823878 ,  H01L27/0922 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/045 ,  H01L29/7842 ,  H01L29/785

Abstract: 本发明是有关于一种具多晶方向的CMOS逻辑闸及其形成方法，是一种使用SOI与混合基材方向形成CMOS元件的方法。依照本发明的一较佳实施例，基材可具有多种结晶方向。基材中的逻辑闸可包括位于一结晶方向上的至少一N－FET及位于另一结晶方向上的至少一P－FET。基材中的另一逻辑闸可包括位于相同结晶方向上的至少一N－FET及至少一P－FET。而在本发明的其他较佳实施例中，则更包括确定基材的较佳分裂平面，以及定位相对于彼此的基材，以考量其的个别较佳分裂平面。其中，分裂平面较佳的为不平行。

公开(公告)号：CN1218400C

公开(公告)日：2005-09-07

申请号：CN02122346.7

申请日：2002-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  陈方正 ,  詹宜陵 ,  杨国男 ,  杨富量 ,  胡正明

IPC: H01L29/772 ,  H01L21/335

Abstract: 一种具有颈状信道的场效晶体管及其制造方法。本发明的具有颈状信道的场效晶体管是一双栅极金氧半场效晶体管，本发明的场效晶体管至少包括：源极和漏极间的信道，其中此信道为中间细两端宽的颈状结构，藉以避免发生短信道效应，且同时可减少串联信道电阻值；以及包裹间隙壁，其中包裹间隙壁覆盖住信道，和源极与漏极的主动区域，藉以避免这些区域被金属硅化。本发明的制造方法至少包括：在SOI基板或类似结构上，以主动区域(OD)掩膜进行光刻和蚀刻工艺来形成颈状信道、源极、漏极；以及于沉积栅极材料层之后，形成包裹间隙壁。

公开(公告)号：CN1645625A

公开(公告)日：2005-07-27

申请号：CN200410096196.5

申请日：2004-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄健朝 ,  杨富量 ,  甘万达 ,  胡正明 ,  葛崇祜 ,  李文钦 ,  柯志欣

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/76 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/045 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845

Abstract: 本发明揭示一种半导体装置及其形成方法，该半导体装置具有一基底，其表层具有 的结晶方向。借由硅化的源/漏极区、张力层、浅沟槽隔离结构、层间介电质等，施加用以增进NMOS场效晶体管效能的张应力。本发明有效的改善了晶体管的效能。

公开(公告)号：CN1516242A

公开(公告)日：2004-07-28

申请号：CN03153952.1

申请日：2003-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量 ,  胡正明

IPC: H01L21/283 ,  H01L21/31 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823462 ,  H01L27/088

Abstract: 本发明提供多重闸极介电层的制造方法及其结构。其中一种方法是为于具有原生氧化层的半导体基底上沉积一高介电常数介电层，其介电常数大于8。之后，移除高效能组件区的高介电常数介电层，使高介电常数介电层做为低漏电流组件区的一闸极介电层的一部分。

公开(公告)号：CN1459851A

公开(公告)日：2003-12-03

申请号：CN02119720.2

申请日：2002-05-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  詹宜陵 ,  杨国男 ,  杨富量 ,  胡正明

IPC: H01L21/84 ,  H01L27/12

Abstract: 一种黏合式晶圆结构，具有组件层与底材等上下两层。组件层的信道是沿着 晶格方向，而底材的晶格方向则与组件层的晶格方向成45度角；亦即，上层的组件层的 晶格方向是对齐下层的底材的 晶格方向，且上层的组件层的 晶格方向是对齐下层的底材的 晶格方向∴运用本发明的黏合式晶圆结构，可具有改善电洞移动率以及抑制短信道效应等的优点；此外，运用本发明的黏合式晶圆结构仍能具有习知黏合式晶圆结构所具有的易于切割晶粒的优点。

公开(公告)号：CN1988179B

公开(公告)日：2012-05-30

申请号：CN200610121422.X

申请日：2006-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李自强 ,  杨富量 ,  黄俊仁 ,  李宗霖

IPC: H01L29/788 ,  H01L29/423 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/42332 ,  H01L21/28273 ,  H01L29/7881

Abstract: 本发明提供一种非易失性浮置栅极存储单元及其制造方法。上述非易失性浮置栅极存储单元包括具有第一导电型的半导体衬底；位于半导体衬底上的第一区域，具有相异于该第一导电型的第二导电型；位于半导体衬底上具有第二导电型的第二区域，与第一区域隔离；沟道区，连接第一区域与第二区域，做为电荷沟道；设置于沟道区上的介电层；设置于介电层上的控制栅极；设置于半导体衬底与控制栅极上的隧穿介电层；以及在隧穿介电层上的两个电荷储存点，彼此相隔离且位于控制栅极的侧壁相对的侧端上。本发明的二元非易失性存储器元件，由于两个多晶硅电荷储存点的距离可随控制栅极的宽度而跟着微缩，使得工艺的精度得以提升。