-
公开(公告)号：CN115581115B
公开(公告)日：2023-03-07
申请号：CN202211366944.1
申请日：2022-11-03
Applicant: 材料科学姑苏实验室
Abstract: 本发明提供了一种指导芯片或其衬底开孔的方法、芯片组件及其应用，所述方法包括如下步骤：初始化通孔参数，通孔周期性分布于衬底或芯片之上等效为光子晶体结构，然后按照光子晶体能带理论求解能带图，从能带图中找到对应频段的禁带；判断禁带是否满足所需禁带要求，若满足，则输出初始化通孔参数，按照初始化通孔参数在芯片或其衬底上进行开孔；若不满足，改变初始化通孔参数，直至得到的禁带满足所需禁带要求；本发明所述方法具备普适性和指导意义，为超导量子芯片衬底开孔的通用方法，能够明显改变禁带区间，提升超导量子芯片的性能。
-
公开(公告)号：CN115692309A
公开(公告)日：2023-02-03
申请号：CN202110844292.7
申请日：2021-07-26
Applicant: 腾讯科技(深圳)有限公司 , 材料科学姑苏实验室
IPC: H01L21/768 , H01L21/48
Abstract: 本申请公开了一种硅通孔结构、硅通孔互连结构及制备方法、电子设备，属于半导体技术领域。该方法包括：在形成贯穿双抛硅基衬底的初始通孔后，先通过热氧化处理使得初始通孔的内壁形成氧化硅薄膜，再去除该氧化硅薄膜以得到具有硅通孔的硅通孔结构。因初始通孔的内壁经热氧化处理形成一定厚度的氧化硅薄膜后，会逐渐趋于平滑，故将氧化硅薄膜去除后形成的硅通孔结构的硅通孔的内壁较为平滑，进而不会影响后续生长于该硅通孔的内壁上的导电材料的质量。
-
公开(公告)号：CN115241365B
公开(公告)日：2022-12-13
申请号：CN202211161671.7
申请日：2022-09-23
Applicant: 材料科学姑苏实验室
Abstract: 本发明涉及一种超导量子比特芯片及其制备方法与量子计算机，所述超导量子比特芯片包括电容和超导干涉器，所述超导干涉器包括约瑟夫森结；所述约瑟夫森结与电容的电容电极相连接，连接处的电容电极包括电极主干以及至少一个电极支干。本发明通过特定设计电容电极与约瑟夫森结连接处的形状，解决了倾斜蒸镀的膜层断裂问题，而且降低了制造难度，缩小了连接处的尺寸，降低了约瑟夫森结的曝光时间，提高了生产效率。
-
公开(公告)号：CN115132910B
公开(公告)日：2022-11-25
申请号：CN202211051919.4
申请日：2022-08-30
Applicant: 材料科学姑苏实验室
Abstract: 本发明涉及一种二能级缺陷表面分布的测量装置及其制备方法，所述测量装置包括电场发生装置以及表面缺陷测量结构；所述表面缺陷测量结构包括底片与顶片；所述顶片设置有电极；所述电极包括光栅电极或网格电极；所述底片设置有比特电路；所述底片与顶片通过微凸点倒装焊连接，形成电极在比特电路正上方的结构；所述电场发生装置连接电极，实现对二能级缺陷表面分布的电场调控。本发明通过在光栅电极或网格电极的不同区域施加电压，从而在比特电路表面的不同位置产生电场，从而实现对二能级缺陷表面分布的电场调控，实现二能级缺陷表面分布的测量。
-
公开(公告)号：CN115207203A
公开(公告)日：2022-10-18
申请号：CN202211121005.0
申请日：2022-09-15
Applicant: 材料科学姑苏实验室
Abstract: 本发明提供一种铝基超导电路中叠层刻蚀的侧壁陡直性实现方法，包括以下步骤：（1）光刻胶图形化；（2）刻蚀开口暴露的铝金属层，开口暴露出介质层；（3）采用原子层沉积法在光刻胶层上表面、开口侧壁以及开口底面上沉积氧化硅层；（4）刻蚀步骤（3）中光刻胶层上表面以及开口底面上的氧化硅层；（5）刻蚀开口侧壁的氧化硅层以及开口暴露的介质层；（6）依次循环重复步骤（3）、步骤（4）、步骤（2）、步骤（5），直至将开口暴露的铝金属层和介质层均刻蚀掉，暴露出衬底，最后去除光刻胶层。采用本发明的方法，可以解决铝基超导电路中金属和非金属叠层刻蚀出现的台阶问题，实现侧壁陡直性。
-
Patent Agency Ranking
公开(公告)号：CN115186621A
公开(公告)日：2022-10-14
申请号：CN202211091465.3
申请日：2022-09-07
Applicant: 材料科学姑苏实验室
IPC: G06F30/392 , G06F30/394 , G06F30/398 , G06N10/20 , G06N10/40
Abstract: 本发明公开了一种超导量子电路的通孔结构的设计方法及结构，包括：确定第一通孔结构的等效阻抗，其中，第一通孔结构包括信号通孔和接地通孔；第一通孔结构的等效阻抗和目标阻抗的大小关系异常，在信号通孔和接地通孔之间增设绝缘通孔，并通过改变绝缘通孔的布局来增大超导量子电路的通孔结构的等效阻抗，超导量子电路的通孔结构的分布电感不改变，分布电容发生改变；其中，信号通孔、接地通孔和绝缘通孔构成第二通孔结构，绝缘通孔内填充有相对介电常数小于通孔所在基板的相对介电常数的绝缘介质。本发明提供的技术方案在不增加超导量子电路尺寸的情况下，提高了超导量子电路的等效阻抗与预设标准的匹配度。
-
公开(公告)号：CN114023733A
公开(公告)日：2022-02-08
申请号：CN202111296966.0
申请日：2021-11-03
Applicant: 材料科学姑苏实验室
IPC: H01L25/16 , H01L23/488 , H01L21/603
Abstract: 本发明公开了一种超导量子芯片的三维封装结构及封装方法。所述三维封装结构包括：量子芯片、控制电路芯片、第一连接部和第二连接部；所述量子芯片的第一面面向所述控制电路芯片的第一面并且通过超导材料与所述控制电路芯片的第一面键合；所述第一连接部支撑于所述量子芯片的第一面和所述控制电路芯片的第一面之间，在所述键合的过程中，所述第一连接部于键合压力方向上的尺寸保持不变；以及，所述量子芯片的第一面和所述控制电路芯片的第一面中的任一者与所述第一连接部的一端固定连接，另一者与所述第二连接部的一端固定连接，并且所述第一连接部还与第二连接部配合形成嵌合结构。本发明提供的超导量子芯片的三维封装结构，能够精确控制量子芯片与控制电路芯片的间距，且键合强度高。
-
公开(公告)号：CN115274999B
公开(公告)日：2023-02-07
申请号：CN202211197865.2
申请日：2022-09-29
Applicant: 材料科学姑苏实验室
Abstract: 本发明提供了一种约瑟夫森结及其制备方法和应用。所述制备方法包括以下步骤：（1）在衬底表面制备得到第一层钽层，对第一层钽层进行光刻，得到侧壁倾斜的下电极层；（2）在下电极层表面制备得到氧化钽层；（3）在氧化钽层表面制备第二层钽层，对第二层钽层进行光刻，得到上电极层，上电极层和下电极层交叠区域为所述约瑟夫森结。本发明提供的制备方法，通过优化光刻工艺步骤，解决了非阴影方式制备约瑟夫森结时下电极和上电极搭线断裂以及下电极侧壁残留导致的寄生结问题，避免了器件失效，大幅度提高成品率，保证器件性能。
-
公开(公告)号：CN115621261A
公开(公告)日：2023-01-17
申请号：CN202211382386.8
申请日：2022-11-07
Applicant: 材料科学姑苏实验室
IPC: H01L23/64
Abstract: 本发明公开了一种具有低物理结构敏感性的电容器件及电路结构，电容器件包括：基底，以及设置于所述基底上的第一电极和第二电极，所述基底上还设置有接地电极；所述第一电极和所述第二电极相对设置，且所述接地电极位于所述第一电极和所述第二电极之间；所述接地电极与所述第一电极和所述第二电极均相互绝缘，且所述接地电极接地。本发明可降低电容对器件物理结构的敏感性，实现超导电路电容器件的精准可控设计。
-
公开(公告)号：CN115474424A
公开(公告)日：2022-12-13
申请号：CN202211423373.0
申请日：2022-11-15
Applicant: 材料科学姑苏实验室
IPC: H05K9/00
Abstract: 本发明提供了一种用于低温环境下的磁屏蔽装置及屏蔽方法，所述的用于低温环境下的磁屏蔽装置包括屏蔽主体，所述屏蔽主体包括依次嵌套设置的至少两个磁屏蔽单元，所述磁屏蔽单元包括金属壳体，以及依次套设于所述金属壳体外表面的超导层与高磁导率材料层，相邻两个所述磁屏蔽单元的超导层的超导临界温度互不相同。本发明提升了磁屏蔽的效果，确保能够在低温甚至于超低温环境下的使用，具有良好的导热性。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.023 seconds)
