一种超导电路及其制备方法

    公开(公告)号:CN115633539A

    公开(公告)日:2023-01-20

    申请号:CN202211652091.8

    申请日:2022-12-22

    Abstract: 本发明提供了一种超导电路及其制备方法,所述制备方法包括:(1)在衬底上制备钽层;(2)对所述钽层依次经一次钝化处理、光刻‑刻蚀处理以及二次钝化处理,得到超导电路;所述光刻‑刻蚀处理包括依次进行的涂胶、一次烘烤、图形化处理、二次烘烤、等离子体处理、湿法刻蚀以及光阻剥离;所述制备方法采用湿法刻蚀,并结合钝化工艺以及等离子体处理工艺,有效解决了现有技术中干法刻蚀带了的衬底损伤问题,改善了金属图形边缘的平滑程度,减少了器件的二能级损耗,提升了器件的致密性和稳定性,同时金属层坡度可调利于约瑟夫森结的制备。

    一种约瑟夫森结及其制备方法和应用

    公开(公告)号:CN115274999A

    公开(公告)日:2022-11-01

    申请号:CN202211197865.2

    申请日:2022-09-29

    Abstract: 本发明提供了一种约瑟夫森结及其制备方法和应用。所述制备方法包括以下步骤:(1)在衬底表面制备得到第一层钽层,对第一层钽层进行光刻,得到侧壁倾斜的下电极层;(2)在下电极层表面制备得到氧化钽层;(3)在氧化钽层表面制备第二层钽层,对第二层钽层进行光刻,得到上电极层,上电极层和下电极层交叠区域为所述约瑟夫森结。本发明提供的制备方法,通过优化光刻工艺步骤,解决了非阴影方式制备约瑟夫森结时下电极和上电极搭线断裂以及下电极侧壁残留导致的寄生结问题,避免了器件失效,大幅度提高成品率,保证器件性能。

    一种芯片的制作方法
    4.
    发明公开

    公开(公告)号:CN113903657A

    公开(公告)日:2022-01-07

    申请号:CN202111136384.6

    申请日:2021-09-27

    Abstract: 本发明实施例提供一种芯片的制作方法,该制作方法包括:提供一衬底;在所述衬底一侧形成一金属层;图形化所述金属层形成对准标记和大尺寸结构图形;在所述大尺寸结构图形远离所述衬底一侧形成抗蚀剂膜层,其中,所述抗蚀剂膜层覆盖所述大尺寸结构图形和裸露的所述衬底;对所述抗蚀剂膜层进行图案化形成通孔;在所述通孔内形成纳米结构图形;去除所述抗蚀剂膜层。本发明实施例提供的芯片的制作方法,能够简化制作步骤,提高制作效率,降低制作成本。

    一种超导电路及其制备方法

    公开(公告)号:CN115633539B

    公开(公告)日:2023-03-17

    申请号:CN202211652091.8

    申请日:2022-12-22

    Abstract: 本发明提供了一种超导电路及其制备方法,所述制备方法包括:(1)在衬底上制备钽层;(2)对所述钽层依次经一次钝化处理、光刻‑刻蚀处理以及二次钝化处理,得到超导电路;所述光刻‑刻蚀处理包括依次进行的涂胶、一次烘烤、图形化处理、二次烘烤、等离子体处理、湿法刻蚀以及光阻剥离;所述制备方法采用湿法刻蚀,并结合钝化工艺以及等离子体处理工艺,有效解决了现有技术中干法刻蚀带了的衬底损伤问题,改善了金属图形边缘的平滑程度,减少了器件的二能级损耗,提升了器件的致密性和稳定性,同时金属层坡度可调利于约瑟夫森结的制备。

    一种约瑟夫森结及其制备方法和应用

    公开(公告)号:CN115274999B

    公开(公告)日:2023-02-07

    申请号:CN202211197865.2

    申请日:2022-09-29

    Abstract: 本发明提供了一种约瑟夫森结及其制备方法和应用。所述制备方法包括以下步骤:(1)在衬底表面制备得到第一层钽层,对第一层钽层进行光刻,得到侧壁倾斜的下电极层;(2)在下电极层表面制备得到氧化钽层;(3)在氧化钽层表面制备第二层钽层,对第二层钽层进行光刻,得到上电极层,上电极层和下电极层交叠区域为所述约瑟夫森结。本发明提供的制备方法,通过优化光刻工艺步骤,解决了非阴影方式制备约瑟夫森结时下电极和上电极搭线断裂以及下电极侧壁残留导致的寄生结问题,避免了器件失效,大幅度提高成品率,保证器件性能。

Patent Agency Ranking