公开(公告)号：CN101617394B

公开(公告)日：2012-11-14

申请号：CN200780051761.8

申请日：2007-12-12

Applicant: 朗姆研究公司

Inventor： 尼古拉斯·布莱特 ,  大卫·赫姆克 ,  弗里茨·雷德克 ,  耶兹迪·多尔迪

IPC: H01L21/4763 ,  H01L23/48

CPC classification number: H01L21/76822 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76816 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76849 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了后端线程(BEoL)互连结构及其制造方法。该结构的特征在于较窄的导电线和减小的总介电常数值。使用共形扩散阻挡层和选择性地形成的覆盖层来将互连结构中的导电线和过孔与周围的介电层隔离。本发明的方法采用缩窄光刻胶掩模中的开口的技术来形成较窄的过孔。更窄的开口增加过孔与导电线之间所能容许的不对准量。

公开(公告)号：CN102741972A

公开(公告)日：2012-10-17

申请号：CN201080062696.0

申请日：2010-12-10

Applicant: 朗姆研究公司

Inventor： 王亚新 ,  李石建 ,  弗里茨·雷德克 ,  约翰·帕克斯 ,  阿尔图尔·科利奇 ,  衡石·亚历山大·尹 ,  塔里克·苏万·德菲利佩 ,  米哈伊尔·科罗利克

IPC: H01L21/00

CPC classification number: H01L21/288 ,  C23C18/1642 ,  C23C18/1689 ,  C23C18/1872 ,  H01L21/76849

Abstract: 用于通过包括集成无电沉积工艺的工艺处理衬底的方法和系统包括在无电沉积模块中处理所述衬底的表面以用沉积流体在所述衬底的导电特征上方沉积层。接着在所述无电沉积模块中用漂洗流体漂洗所述衬底的所述表面。所述漂洗是受控的以防止所述表面的去湿使得由所述漂洗流体限定的转移膜仍然被涂布在所述衬底的所述表面上。所述衬底从所述无电沉积模块被移除，同时将所述转移膜保持在所述衬底的所述表面上。所述衬底的所述表面上的所述转移膜防止所述衬底的所述表面的干燥使得所述移除是湿润的。所述衬底一旦从所述无电沉积模块被移除，其便被移动到后沉积模块中，同时在所述衬底的所述表面上保持所述转移膜。

公开(公告)号：CN102131911A

公开(公告)日：2011-07-20

申请号：CN200980134112.3

申请日：2009-09-03

Applicant: 朗姆研究公司

Inventor： 阿尔图尔·科利奇 ,  弗里茨·雷德克

IPC: C11D7/32

CPC classification number: H01L21/02057 ,  C09K13/00 ,  C11D3/0073 ,  C11D3/0084 ,  C11D7/16 ,  C11D7/261 ,  C11D7/3281 ,  C11D7/34 ,  C11D11/0047

Abstract: 本发明的一个实施方案提供了一种清洁溶液，所述清洁溶液包含腐蚀抑制剂、增溶剂、除氧剂和同时能作为pH调节剂的络合剂。本发明的另一实施方案包括包含pH调节剂、任选络合剂和腐蚀抑制剂的清洁溶液。所述清洁溶液可任选存在增溶剂，可任选存在表面活性剂和可任选存在电介质蚀刻剂。

公开(公告)号：CN101563758B

公开(公告)日：2011-06-01

申请号：CN200780046899.9

申请日：2007-12-08

Applicant: 朗姆研究公司

Inventor： 耶兹迪·多尔迪 ,  约翰·博伊德 ,  弗里茨·雷德克 ,  威廉·蒂 ,  蒂鲁吉拉伯利·阿鲁娜 ,  衡石·亚历山大·尹

IPC: H01L21/28

CPC classification number: C23C8/02 ,  C23C8/80 ,  C23C10/02 ,  C23C10/60 ,  C23C16/54 ,  C23C16/56 ,  C23C18/1601 ,  C23C18/1632 ,  C23C18/54 ,  C23C26/00 ,  C23C28/023 ,  C23C28/322 ,  C23C28/34 ,  C25D7/123 ,  C25D17/001 ,  H01L21/67161 ,  H01L21/67207 ,  H01L21/76855 ,  H01L21/76861 ,  H01L21/76862 ,  H01L21/76873

Abstract: 本发明有关于制造半导体器件的方法和系统。本发明的一个方面是在阻障层上沉积填充铜层以进行半导体器件金属化的方法。在一个实施方式中，该方法包含在基板的表面形成该阻障层并对该阻障层施加工艺条件以在该阻障层上形成可除去的钝化表面。该方法进一步包含从该阻障层上除去该钝化表面以及在该阻障层上沉积该填隙铜层。本发明的另一个方面是在阻障层上沉积填充铜层以进行半导体器件金属化的集成系统。在一个实施方式中，该集成系统包含至少一个工艺模块，被配置为阻障层沉积和钝化表面形成以及至少另一个工艺模块，被配置为除去钝化表面和在该阻障层上沉积铜。该系统进一步包含至少一个耦合的以便该基板能够在该模块之间传送而大体上不暴露于含氧环境。

公开(公告)号：CN102061470A

公开(公告)日：2011-05-18

申请号：CN201010609996.8

申请日：2007-12-08

Applicant: 朗姆研究公司

Inventor： 耶兹迪·多尔迪 ,  约翰·博伊德 ,  弗里茨·雷德克 ,  威廉·蒂 ,  蒂鲁吉拉伯利·阿鲁娜 ,  衡石·亚历山大·尹

IPC: C23C28/00 ,  C23C8/36 ,  C23C8/02 ,  C23C8/80 ,  H01L21/00 ,  H01L21/768

CPC classification number: C23C8/02 ,  C23C8/80 ,  C23C10/02 ,  C23C10/60 ,  C23C16/54 ,  C23C16/56 ,  C23C18/1601 ,  C23C18/1632 ,  C23C18/54 ,  C23C26/00 ,  C23C28/023 ,  C23C28/322 ,  C23C28/34 ,  C25D7/123 ,  C25D17/001 ,  H01L21/67161 ,  H01L21/67207 ,  H01L21/76855 ,  H01L21/76861 ,  H01L21/76862 ,  H01L21/76873

Abstract: 本发明涉及制造半导体器件的方法和系统。本发明的一个方面是在阻障层上沉积填充铜层以进行半导体器件金属化的方法。在一个实施方式中，该方法包含在基板的表面形成该阻障层并对该阻障层施加工艺条件以在该阻障层上形成可除去的钝化表面。该方法进一步包含从该阻障层上除去该钝化表面以及在该阻障层上沉积该填隙铜层。本发明的另一个方面是在阻障层上沉积填充铜层以进行半导体器件金属化的集成系统。在一个实施方式中，该集成系统包含至少一个工艺模块，被配置为阻障层沉积和钝化表面形成以及至少另一个工艺模块，被配置为除去钝化表面和在该阻障层上沉积铜。该系统进一步包含至少一个耦合的以便该基板能够在该模块之间传送而大体上不暴露于含氧环境。

公开(公告)号：CN101606230A

公开(公告)日：2009-12-16

申请号：CN200880004543.3

申请日：2008-01-22

Applicant: 朗姆研究公司

Inventor： 卡特里娜·米哈利钦科 ,  弗里茨·雷德克 ,  埃里克·M·弗里尔 ,  米哈伊尔·科罗利克 ,  约翰·M·德拉里奥斯 ,  迈克·拉维肯

IPC: H01L21/306

CPC classification number: H01L21/02057 ,  C25D5/34 ,  C25D7/12 ,  H01L21/288 ,  H01L21/67051 ,  H01L21/67057 ,  H01L21/6708 ,  H01L21/67086 ,  H01L21/76841

Abstract: 使用邻近头准备基片表面的装置、系统和方法包括在该基片的表面和该邻近头的头部表面之间施加非牛顿流体。该非牛顿流体沿着该头部表面和该基片的表面之间的一个或多个侧面限定容纳壁。具有该非牛顿流体的该一个或多个侧面在该头部表面和该基片的表面之间的该基片上限定处理区域。通过该邻近头向该基片的表面施加牛顿流体，以便所施加的牛顿流体大体上被保持在由该容纳壁限定的该处理区域内。该牛顿流体帮助从该基片的表面除去一种或多种污染物。在一个实施例中，该非牛顿流体还可用于创建环境可控隔离区域，其可以帮助控制该区域内的表面的可控处理。在一个替代实施例中，向该处理区域施加第二非牛顿流体而非该牛顿流体。该第二非牛顿流体作用于该基片的表面上的一种或多种污染物并大体上从该基片的表面除去它们。

公开(公告)号：CN101563763A

公开(公告)日：2009-10-21

申请号：CN200780046889.5

申请日：2007-12-08

Applicant: 朗姆研究公司

Inventor： 弗里茨·雷德克 ,  约翰·博伊德 ,  耶兹迪·多尔迪 ,  衡石·亚历山大·尹 ,  李时健

IPC: H01L21/316 ,  C23C16/40

CPC classification number: C25D7/123 ,  C23C18/1653 ,  C23C28/023 ,  C23C28/322 ,  C23C28/34 ,  C23C28/341 ,  H01L21/28562 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/53238 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件布线的方法和系统。本发明的一方面是将铜层沉积到阻挡层上以便在其间产生基本上不含氧的分界面的方法。在一个实施例中，该方法包括提供基本上没有氧化物的阻挡层表面。该方法还包括在该没有氧化物的阻挡层表面上沉积一定量的原子层沉积(ALD)铜，其有效防止该阻挡层的氧化。该方法进一步包括在该ALD铜上方沉积填隙铜层。本发明的另一方面是将铜层沉积到阻挡层上以便在其间产生基本上不含氧的分界面的系统。在一个实施例中，该集成系统包括至少一个阻挡层沉积模块。该系统还包括ALD铜沉积模块，配置为通过原子层沉积来沉积铜。该系统进一步包括铜填隙模块和至少一个连接至该至少一个阻挡层沉积模块和该ALD铜沉积模块的传送模块。该传送模块配置为该基片可在这些该模块传递而基本上不暴露于氧化物形成环境。