半导体器件及其制造方法
    23.
    发明授权

    公开(公告)号:CN102983159B

    公开(公告)日:2016-01-13

    申请号:CN201210567582.2

    申请日:2009-01-22

    Abstract: 本发明涉及半导体器件及其制造方法。本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后,研磨FZ晶片的背面。然后,用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面,从而形成N+第一缓冲层2以及N第二缓冲层12。然后,P+集电极层3以及集电电极9在经质子照射表面形成。从N+第一缓冲层2的净掺杂浓度被局部最大化的位置到P+集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。

    半导体器件及其制造方法
    26.
    发明公开

    公开(公告)号:CN102983159A

    公开(公告)日:2013-03-20

    申请号:CN201210567582.2

    申请日:2009-01-22

    Abstract: 本发明涉及半导体器件及其制造方法。本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后,研磨FZ晶片的背面。然后,用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面,从而形成N+第一缓冲层2以及N第二缓冲层12。然后,P+集电极层3以及集电电极9在经质子照射表面形成。从N+第一缓冲层2的净掺杂浓度被局部最大化的位置到P+集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。

    半导体器件及其制造方法
    28.
    发明公开

    公开(公告)号:CN102456729A

    公开(公告)日:2012-05-16

    申请号:CN201110340430.4

    申请日:2011-10-20

    Abstract: 本发明的一个目的是提供半导体器件及其制造方法,其中可防止在半导体衬底上具有非贯穿V形槽的凹进部的半导体芯片的半导体性能归因于由焊接工序中的受热历程造成的凹进部的隅角部处的应力集中而降级。本发明的半导体器件包括:n型晶片1的正面上的呈平面晶格图案的p型扩散层31;背面侧上的呈平面晶格图案的V形槽21b,该平面晶格图案的间距与扩散层31的平面晶格图案的间距相同,该V形槽21b包括与背面平行并露出p型扩散层31的底面,以及从底面竖立的锥形侧面9d;由V形槽的锥形侧面9d包围的背面上的p型半导体层;以及形成在侧面9d上、并电连接正面上的p型扩散层31和背面上的p型半导体层的p型隔离层4b;其中V形槽21b具有V形槽的侧面隅角部与V形槽底面之间的交叉处附近的倒棱配置。

Patent Agency Ranking