-
公开(公告)号:CN105518830A
公开(公告)日:2016-04-20
申请号:CN201580001825.8
申请日:2015-04-17
Applicant: 富士电机株式会社
IPC: H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/532 , H01L29/12 , H01L29/78
CPC classification number: H01L21/28518 , H01L21/043 , H01L21/0485 , H01L21/28 , H01L29/1608 , H01L29/45 , H01L29/66068 , H01L29/665 , H01L29/78 , H01L2924/0002 , H01L2924/00
Abstract: 首先,在碳化硅基板(1)的表面形成包括过渡金属的接触电极(2)。接触电极(2)包括例如镍、钛或钨。通过将形成了接触电极(2)的整个碳化硅基板(1)暴露在利用微波形成的氢等离子体气氛中,从而使接触电极(2)发热而进行快速加热。然后,通过从接触电极(2)向碳化硅基板(1)的在接触电极(2)侧的部分进行热传导,将碳化硅基板(1)的与接触电极(2)接触的部分加热。由此,在碳化硅基板(1)与接触电极(2)的界面形成成为与碳化硅基板(1)的欧姆接触的硅化物层(4)。由此,能够形成接触电阻低的欧姆接触,并且能够防止元件特性劣化。
-
公开(公告)号:CN102315107B
公开(公告)日:2016-04-13
申请号:CN201110188635.5
申请日:2011-06-24
Applicant: 富士电机株式会社
IPC: H01L21/268
CPC classification number: H01L21/268 , H01L21/26513 , H01L21/2658 , H01L21/324 , H01L29/66333
Abstract: 本发明的目的在于提供一种制造半导体器件的方法,它能够充分地激活较深的离子注入层,并完全恢复离子注入过程中所产生的晶格缺陷。连续地发射激光脉冲(21a至25a),以形成基本上为CW(连续波)的激光。本发明的该特征能够在大约2μm处稳定的进行较深处离子注入层的激活,且产生较少的缺陷。
-
公开(公告)号:CN102983159B
公开(公告)日:2016-01-13
申请号:CN201210567582.2
申请日:2009-01-22
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/32 , H01L21/331 , H01L21/268
CPC classification number: H01L29/7397 , H01L21/263 , H01L29/1095 , H01L29/32 , H01L29/36 , H01L29/66348
Abstract: 本发明涉及半导体器件及其制造方法。本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后,研磨FZ晶片的背面。然后,用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面,从而形成N+第一缓冲层2以及N第二缓冲层12。然后,P+集电极层3以及集电电极9在经质子照射表面形成。从N+第一缓冲层2的净掺杂浓度被局部最大化的位置到P+集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。
-
公开(公告)号:CN104718604A
公开(公告)日:2015-06-17
申请号:CN201380052480.X
申请日:2013-09-05
Applicant: 富士电机株式会社
IPC: H01L21/28 , H01L21/336 , H01L29/78
CPC classification number: H01L21/0485 , H01L21/268 , H01L21/28568 , H01L21/28575 , H01L21/304 , H01L21/321 , H01L21/324 , H01L29/1608 , H01L29/66068 , H01L29/7395 , H01L29/7397 , H01L29/7802 , H01L29/7813 , H01L29/66409 , H01L29/78
Abstract: 本发明提供一种防止电特性劣化,并且防止晶片翘曲和/或裂纹的半导体装置的制造方法。在n+SiC基板(1)的正面侧形成的层间绝缘膜(8)的接触孔(8a)内沉积第一镍膜(9a)。接下来,从层间绝缘膜(8)以及第一镍膜(9a)整个面开始照射第一激光(11),而形成与碳化硅半导体之间的欧姆接触。接下来,在第一镍膜(9a)上,沉积第二镍膜以及正面电极膜而形成源电极。接下来,研磨n+SiC基板(1)的背面,在n+SiC基板(1)被研磨的背面形成第三镍膜。从第三镍膜整面开始照射第二激光,而形成与碳化硅半导体之间的欧姆接触。接下来,在第三镍膜上沉积第四镍膜以及背面电极膜,形成漏电极。
-
公开(公告)号:CN103384910A
公开(公告)日:2013-11-06
申请号:CN201280003273.0
申请日:2012-02-23
Applicant: 富士电机株式会社
IPC: H01L21/324 , C30B29/06 , C30B33/02 , H01L21/22 , H01L21/336 , H01L29/739 , H01L29/78
CPC classification number: H01L21/02373 , C30B29/06 , C30B33/02 , H01L21/228 , H01L29/66333
Abstract: 使用从单晶硅锭切割的硅晶片来制造反向阻断IGBT,该硅晶片使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成。通过使用热扩散工艺扩散注入硅晶片的杂质来形成用于确保反向阻断IGBT的反向阻断性能的分离层。用于形成分离层的热扩散工艺在惰性气体气氛中在高于或等于1290°C且低于硅的熔点的温度下进行。以此方式,在硅晶片中不发生晶体缺陷,并且可防止反向阻断IGBT中反向击穿电压缺陷或者正向缺陷的发生,且由此提高半导体元件的成品率。
-
公开(公告)号:CN102983159A
公开(公告)日:2013-03-20
申请号:CN201210567582.2
申请日:2009-01-22
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/32 , H01L21/331 , H01L21/268
CPC classification number: H01L29/7397 , H01L21/263 , H01L29/1095 , H01L29/32 , H01L29/36 , H01L29/66348
Abstract: 本发明涉及半导体器件及其制造方法。本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后,研磨FZ晶片的背面。然后,用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面,从而形成N+第一缓冲层2以及N第二缓冲层12。然后,P+集电极层3以及集电电极9在经质子照射表面形成。从N+第一缓冲层2的净掺杂浓度被局部最大化的位置到P+集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。
-
公开(公告)号:CN101494223B
公开(公告)日:2013-02-06
申请号:CN200910009888.4
申请日:2009-01-22
Applicant: 富士电机株式会社
IPC: H01L27/105 , H01L27/102 , H01L21/8249 , H01L21/268
CPC classification number: H01L29/7397 , H01L21/263 , H01L29/1095 , H01L29/32 , H01L29/36 , H01L29/66348
Abstract: 本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后,研磨FZ晶片的背面。然后,用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面,从而形成N+第一缓冲层2以及N第二缓冲层12。然后,P+集电极层3以及集电电极9在经质子照射表面形成。从N+第一缓冲层2的净掺杂浓度被局部最大化的位置到P+集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。
-
公开(公告)号:CN102456729A
公开(公告)日:2012-05-16
申请号:CN201110340430.4
申请日:2011-10-20
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/06 , H01L21/331
CPC classification number: H01L29/0661 , H01L21/76232 , H01L29/045 , H01L29/66333 , H01L29/7395
Abstract: 本发明的一个目的是提供半导体器件及其制造方法,其中可防止在半导体衬底上具有非贯穿V形槽的凹进部的半导体芯片的半导体性能归因于由焊接工序中的受热历程造成的凹进部的隅角部处的应力集中而降级。本发明的半导体器件包括:n型晶片1的正面上的呈平面晶格图案的p型扩散层31;背面侧上的呈平面晶格图案的V形槽21b,该平面晶格图案的间距与扩散层31的平面晶格图案的间距相同,该V形槽21b包括与背面平行并露出p型扩散层31的底面,以及从底面竖立的锥形侧面9d;由V形槽的锥形侧面9d包围的背面上的p型半导体层;以及形成在侧面9d上、并电连接正面上的p型扩散层31和背面上的p型半导体层的p型隔离层4b;其中V形槽21b具有V形槽的侧面隅角部与V形槽底面之间的交叉处附近的倒棱配置。
-
公开(公告)号:CN102315107A
公开(公告)日:2012-01-11
申请号:CN201110188635.5
申请日:2011-06-24
Applicant: 富士电机株式会社
IPC: H01L21/268
CPC classification number: H01L21/268 , H01L21/26513 , H01L21/2658 , H01L21/324 , H01L29/66333
Abstract: 本发明的目的在于提供一种制造半导体器件的方法,它能够充分地激活较深的离子注入层,并完全恢复离子注入过程中所产生的晶格缺陷。连续地发射激光脉冲(21a至25a),以形成基本上为CW(连续波)的激光。本发明的该特征能够在大约2μm处稳定的进行较深处离子注入层的激活,且产生较少的缺陷。
-
-
-
-
-
-
-
-