-
公开(公告)号：CN105225960B
公开(公告)日：2019-06-11
申请号：CN201410445852.1
申请日：2014-09-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/42392 , H01L21/31053 , H01L21/31144 , H01L21/823487 , H01L21/823885 , H01L29/0649 , H01L29/66666 , H01L29/7827
Abstract: 根据示例性实施例，本发明提供了形成垂直结构的方法。该方法包括以下操作：提供衬底；提供具有位于衬底上方的源极、沟道和漏极的垂直结构；通过氧化来缩小源极和沟道；在垂直结构的漏极上方形成金属层；以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。
-
公开(公告)号：CN109427671A
公开(公告)日：2019-03-05
申请号：CN201711335781.X
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在衬底上形成第一和第二场效应晶体管(finFET)的方法包括：在衬底上分别形成第一和第二finFET的第一和第二鳍结构。第一和第二鳍结构具有彼此大致相等的相应的第一和第二垂直尺寸。该方法还包括修改第一鳍结构，从而使得第一鳍结构的第一垂直尺寸小于第二鳍结构的第二垂直尺寸，并且在修改的第一鳍结构和第二鳍结构上沉积介电层。该方法还包括在介电层上形成多晶硅结构并且在多晶硅结构的侧壁上选择性地形成间隔件。本发明的实施例还涉及用于半导体器件的鳍结构。
-
公开(公告)号：CN105225960A
公开(公告)日：2016-01-06
申请号：CN201410445852.1
申请日：2014-09-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/42392 , H01L21/31053 , H01L21/31144 , H01L21/823487 , H01L21/823885 , H01L29/0649 , H01L29/66666 , H01L29/7827
Abstract: 根据示例性实施例，本发明提供了形成垂直结构的方法。该方法包括以下操作：提供衬底；提供具有位于衬底上方的源极、沟道和漏极的垂直结构；通过氧化来缩小源极和沟道；在垂直结构的漏极上方形成金属层；以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。
-
公开(公告)号：CN103915345A
公开(公告)日：2014-07-09
申请号：CN201310100068.2
申请日：2013-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
CPC classification number: H01L29/42356 , H01L29/16 , H01L29/20 , H01L29/24 , H01L29/42392 , H01L29/4966 , H01L29/66795 , H01L29/785 , H01L29/7855
Abstract: 本发明公开了半导体器件及其制造方法。在一些实施例中，一种制造半导体器件的方法包括部分地制造鳍式场效应晶体管(FinFET)，该FinFET包括具有第一半导电材料和设置在第一半导电材料上方的第二半导电材料的半导体鳍。去除半导体鳍的第二半导电材料的顶部，并且暴露第一半导电材料的顶部。从第二半导电材料的下方去除第一半导电材料的顶部。氧化第一半导电材料和第二半导电材料，在第一半导电材料上形成具有第一厚度的第一氧化物和在第二半导电材料上形成具有第二厚度的第二氧化物，第一厚度大于第二厚度。从第二半导电材料去除第二氧化物，以及完成FinFET的制造。
-
公开(公告)号：CN120091615A
公开(公告)日：2025-06-03
申请号：CN202510141492.4
申请日：2025-02-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 晶体管包括多个堆叠沟道。堆叠沟道最初根据位于堆叠沟道之上的硬掩模结构来图案化。然后经由第一外延生长工艺形成源极/漏极区域，从而使得堆叠沟道在源极/漏极区域之间在第一横向方向上延伸。然后实施第二外延生长工艺，以通过在沟道的侧表面上形成外延半导体层来增加沟道的有效宽度。在形成外延半导体层之后，沟道在横向于第一横向方向的第二横向方向上的宽度大于硬掩模结构的宽度。本申请的实施例还涉及半导体器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113178444B
公开(公告)日：2025-01-17
申请号：CN202110185545.4
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体晶体管器件包括沟道结构、栅极结构、第一源极/漏极外延结构、第二源极/漏极外延结构、栅极接触件和背侧源极/漏极接触件。该栅极结构包裹沟道结构。该第一源极/漏极外延结构和该第二源极/漏极外延结构布置在沟道结构的相对端部上。该栅极接触件布置在栅极结构上。该背侧源极/漏极接触件布置在第一源极/漏极外延结构下方。该第一源极/漏极外延结构具有与背侧源极/漏极接触件接触的凹底面。本申请的实施例还涉及形成半导体晶体管器件的方法。
-
公开(公告)号：CN113571517B
公开(公告)日：2024-11-15
申请号：CN202110789772.8
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种器件和方法，第一栅极结构环绕设置在衬底上方的沟道层，第二栅极结构环绕设置在衬底上方的另一个沟道层，以及介电鳍结构形成在浅沟槽隔离部件上方以及第一栅极结构和第二栅极结构之间。至少一个金属化层形成在第一栅极结构、介电鳍状结构和第二栅极结构上，并从第一栅极结构连续延伸至第二栅极结构。本发明的实施例还涉及多栅极器件及其形成方法。
-
公开(公告)号：CN117637845A
公开(公告)日：2024-03-01
申请号：CN202311461422.4
申请日：2023-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开实施例提供了半导体器件中的叉片结构及其制造方法。根据本公开实施例的叉片结构包括设置在栅极结构内部的两个沟道区域之间并且不穿过侧壁间隔件延伸至源极/漏极区域的介电壁。在一些实施例中，切割金属栅极(CMG)介电结构与介电壁一起形成在栅极结构中。栅极介电层与介电壁接触。在一些实施例中，介电层围绕沟道区域中的半导体沟道。在其它实施例中，栅极介电层围绕半导体沟道的位于沟道区域中的部分，例如在半导体沟道周围形成π形截面轮廓。本申请的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN116825788A
公开(公告)日：2023-09-29
申请号：CN202310670962.7
申请日：2023-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件包括形成在衬底上方的第一纳米结构的第一垂直堆叠件；与第一垂直堆叠件相邻的第二纳米结构的第二垂直堆叠件；以及与第一纳米结构相邻的第一栅极结构。第一栅极结构包括位于第一纳米结构之间的第一栅极部分，以及从第一栅极部分的第一侧壁延伸至第一栅极部分的第二侧壁的第二栅极部分。第二侧壁位于第一侧壁和衬底之间，并且第二栅极部分为与第一栅极部分不同的材料。第二栅极结构与第二纳米结构相邻，以及第二壁结构位于第二栅极部分和第二栅极结构之间。本发明的实施例还提供了形成半导体器件的方法。
-
公开(公告)号：CN116682823A
公开(公告)日：2023-09-01
申请号：CN202310537785.5
申请日：2023-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8234
Abstract: 本发明的实施例提供了一种半导体器件，该半导体器件包括：半导体衬底；第一晶体管，包括位于半导体衬底上方的多个第一堆叠的沟道；第二晶体管，包括位于半导体衬底上方的多个第二堆叠的沟道；隔离结构，包括位于第一堆叠的沟道和第二堆叠的沟道之间的芯介电层；以及高K栅极介电层，位于第一堆叠的沟道和第二堆叠的沟道上、并且位于第一堆叠的沟道和芯介电层之间的、以及第二堆叠的沟道和芯介电层之间的芯介电层的侧壁上。本发明的实施例还提供了形成半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.035 seconds)
