公开(公告)号：CN112242404A

公开(公告)日：2021-01-19

申请号：CN202010359712.8

申请日：2020-04-29

Applicant: 三星电子株式会社

Inventor： 吴承河 ,  姜泌圭 ,  金国桓 ,  金元洪 ,  佐佐木雄一朗 ,  李相遇 ,  林圣根 ,  河龙湖 ,  玄尚镇

IPC: H01L27/11573 ,  H01L27/11582 ,  H01L25/18

Abstract: 一种三维半导体器件包括：下衬底；设置在下衬底上的多个下晶体管；设置在下晶体管上的上衬底；设置在下晶体管与上衬底之间的多个下导电线路；以及设置在上衬底上的多个上晶体管。至少一个下晶体管连接到相应的下导电线路。每一个上晶体管包括：设置在上衬底上的上栅电极；在上栅电极的第一侧设置在上衬底中的第一上源/漏极图案；以及在上栅电极的相对的第二侧设置在上衬底中的第二上源/漏极图案。上栅电极包括硅锗(SiGe)。

公开(公告)号：CN110690287A

公开(公告)日：2020-01-14

申请号：CN201910593346.X

申请日：2019-07-03

Applicant: 三星电子株式会社

Inventor： 任廷爀 ,  金完敦 ,  金元洪 ,  朴锺昊 ,  白贤俊 ,  李炳训 ,  玄尚镇

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括第一有源区域和第二有源区域；第一有源图案和第二有源图案，分别设置在第一有源区域和第二有源区域中；第一栅电极和第二栅电极，分别交叉第一有源图案和第二有源图案；第一栅极绝缘图案，插设在第一有源图案和第一栅电极之间；以及第二栅极绝缘图案，插设在第二有源图案和第二栅电极之间。第一栅极绝缘图案包括第一电介质图案和设置在第一电介质图案上的第一铁电图案。第二栅极绝缘图案包括第二电介质图案。第一有源区域中的晶体管的阈值电压不同于第二有源区域中的晶体管的阈值电压。

公开(公告)号：CN106486353A

公开(公告)日：2017-03-08

申请号：CN201610720818.X

申请日：2016-08-24

Applicant: 三星电子株式会社

Inventor： 俞东洙 ,  金元洪 ,  宋文均 ,  李民主 ,  崔戍侦

IPC: H01L21/28 ,  H01L21/02

Abstract: 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法，包括：在有源图案上形成牺牲栅图案；在牺牲栅图案的彼此对立的侧壁上形成间隔物；在有源图案和间隔物上形成层间绝缘层；去除牺牲栅图案以形成暴露有源图案的区域的栅沟槽；在有源图案的由栅沟槽暴露的区域上形成栅电介质层；在小于1atm的压强执行第一热处理以去除层间绝缘层中的杂质；在比第一热处理的温度高的温度对栅电介质层执行第二热处理；以及在栅沟槽中形成栅电极。

公开(公告)号：CN1598981A

公开(公告)日：2005-03-23

申请号：CN200410082530.1

申请日：2004-09-20

Applicant: 三星电子株式会社

Inventor： 郑镛国 ,  元皙俊 ,  权大振 ,  金元洪

IPC: H01G4/00 ,  H01G4/018 ,  H01G13/00 ,  H01L21/02

CPC classification number: H01L28/40 ,  H01L21/31637 ,  H01L21/31645

Abstract: 提供一种具有至少3层高－k介电层的模拟电容器和制造它的方法。该模拟电容器包含下电极、上电极、置于下电极与上电极之间的至少3层高－k介电层。该至少3层高－k介电层包含接触下电极的底介电层、接触上电极的顶介电层和置于底介电层与顶介电层之间的中介电层。而且，各底介电层和顶介电层是，与中介电层相比，VCC的二次系数的绝对值相对低的高－k介电层，中介电层是，与底介电层和顶介电层相比，漏电流相对低的高－k介电层。因此，由于使用至少3层高－k介电层，可以使模拟电容器的VCC特性和漏电流特性最佳。

公开(公告)号：CN115692423A

公开(公告)日：2023-02-03

申请号：CN202211405327.8

申请日：2016-09-20

Applicant: 三星电子株式会社

Inventor： 林夏珍 ,  朴起宽 ,  金元洪

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/51 ,  H01L29/78

Abstract: 提供了集成电路装置及其制造方法。所述集成电路装置包括：第一栅极堆叠件，形成在第一高介电层上并包括第一含逸出功调节金属结构；第二栅极堆叠件，形成在第二高介电层上并包括具有比第一含逸出功调节金属结构的氧含量大的氧含量的第二含逸出功调节金属结构。

公开(公告)号：CN106409909B

公开(公告)日：2021-05-18

申请号：CN201610617613.9

申请日：2016-07-29

Applicant: 三星电子株式会社

Inventor： 金元洪 ,  俞东洙 ,  李民主 ,  宋文均 ,  崔戍侦

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/324

Abstract: 本公开涉及制造集成电路器件的方法。一种集成电路器件可以包括覆盖鳍形有源区的顶表面和彼此对立的侧壁的栅绝缘层、覆盖栅绝缘层的栅电极、以及沿鳍形有源区和栅绝缘层之间的界面设置的氢原子层。一种制造集成电路器件的方法可以包括：形成覆盖初步鳍形有源区的下部的绝缘层；通过在氢气氛中退火初步鳍形有源区的上部形成鳍形有源区，该鳍形有源区具有平滑度增大的外表面；以及形成覆盖鳍形有源区的外表面的氢原子层。栅绝缘层和栅电极可以被形成为覆盖鳍形有源区的顶表面和彼此对立的侧壁。

公开(公告)号：CN110690199A

公开(公告)日：2020-01-14

申请号：CN201910603103.X

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 金元洪 ,  金完敦 ,  白贤俊 ,  玄尚镇

IPC: H01L23/64 ,  H01L27/06 ,  H01L29/423 ,  H01L21/28 ,  H01L21/8234

Abstract: 一种半导体器件包括包含有源图案的衬底、在俯视图中交叉有源图案的栅电极、以及插置在有源图案和栅电极之间的铁电图案。栅电极包括设置在铁电图案上的功函数金属图案、以及填充形成在功函数金属图案的上部中的凹陷的电极图案。铁电图案的最上部的顶表面低于凹陷的底表面。

公开(公告)号：CN106549017A

公开(公告)日：2017-03-29

申请号：CN201610833846.2

申请日：2016-09-20

Applicant: 三星电子株式会社

Inventor： 林夏珍 ,  朴起宽 ,  金元洪

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/49 ,  H01L29/51 ,  H01L21/8238

CPC classification number: H01L29/4966 ,  H01L21/82345 ,  H01L21/823842 ,  H01L27/088 ,  H01L27/0886 ,  H01L27/092 ,  H01L29/42356 ,  H01L29/51 ,  H01L29/785 ,  H01L27/0924 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823857 ,  H01L29/517 ,  H01L29/7854

Abstract: 提供了集成电路装置及其制造方法。所述集成电路装置包括：第一栅极堆叠件，形成在第一高介电层上并包括第一含逸出功调节金属结构；第二栅极堆叠件，形成在第二高介电层上并包括具有比第一含逸出功调节金属结构的氧含量大的氧含量的第二含逸出功调节金属结构。

公开(公告)号：CN100468622C

公开(公告)日：2009-03-11

申请号：CN200410082530.1

申请日：2004-09-20

Applicant: 三星电子株式会社

Inventor： 郑镛国 ,  元皙俊 ,  权大振 ,  金元洪

IPC: H01L21/02 ,  H01G4/00 ,  H01G4/018 ,  H01G13/00

CPC classification number: H01L28/40 ,  H01L21/31637 ,  H01L21/31645

Abstract: 提供一种具有至少3层高-k介电层的模拟电容器和制造它的方法。该模拟电容器包含下电极、上电极、置于下电极与上电极之间的至少3层高-k介电层。该至少3层高-k介电层包含接触下电极的底介电层、接触上电极的顶介电层和置于底介电层与顶介电层之间的中介电层。而且，各底介电层和顶介电层是，与中介电层相比，VCC的二次系数的绝对值相对低的高-k介电层，中介电层是，与底介电层和顶介电层相比，漏电流相对低的高-k介电层。因此，由于使用至少3层高-k介电层，可以使模拟电容器的VCC特性和漏电流特性最佳。