公开(公告)号：CN108206180A

公开(公告)日：2018-06-26

申请号：CN201711337430.2

申请日：2017-12-14

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  裵金钟 ,  裵东一 ,  宋升珉 ,  朴雨锡

IPC: H01L27/02 ,  H01L29/10

CPC classification number: H01L27/0924 ,  H01L21/823412 ,  H01L21/823456 ,  H01L21/823468 ,  H01L21/823807 ,  H01L21/82385 ,  H01L21/823864 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0646 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/165 ,  H01L29/20 ,  H01L29/42392 ,  H01L29/7853 ,  H01L27/02 ,  H01L29/1033

Abstract: 本公开涉及半导体器件。一种半导体器件包括第一区中的第一晶体管和第二区中的第二晶体管。第一晶体管包括：第一纳米线、第一栅电极、第一栅极电介质层、第一源极/漏极区和内绝缘间隔物。第一纳米线具有第一沟道区。第一栅电极围绕第一纳米线。第一栅极电介质层在第一纳米线与第一栅电极之间。第一源极/漏极区连接到第一纳米线的边缘。内绝缘间隔物在第一栅极电介质层与第一源极/漏极区之间。第二晶体管包括第二纳米线、第二栅电极、第二栅极电介质层和第二源极/漏极区。第二纳米线具有第二沟道区。第二栅电极围绕第二纳米线。第二栅极电介质层在第二纳米线与第二栅电极之间。第二源极/漏极区连接到第二纳米线的边缘。

公开(公告)号：CN104241270A

公开(公告)日：2014-12-24

申请号：CN201410232029.2

申请日：2014-05-28

Applicant: 三星电子株式会社

Inventor： 权兑勇 ,  金相秀 ,  梁正吉 ,  崔正达

IPC: H01L27/02 ,  H01L21/77

CPC classification number: H01L29/1054 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/088 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/165 ,  H01L29/20 ,  H01L29/205 ,  H01L29/66522 ,  H01L29/6681 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/785

Abstract: 本发明公开了一种半导体器件，其包括衬底、化合物半导体层和第一半导体图案和第二半导体图案。衬底包括第一区和第二区。第一半导体图案位于第一区的化合物半导体层上，并包括元素半导体。第二半导体图案位于第二区的化合物半导体层上，并包括III-V族半导体材料。

公开(公告)号：CN109427871B

公开(公告)日：2024-05-31

申请号：CN201810596906.2

申请日：2018-06-11

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  朴雨锡 ,  徐东灿 ,  宋昇珉 ,  裵金钟 ,  裵东一

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，包含衬底；堆叠在衬底上的多个沟道层；围绕多个沟道层的栅极电极；以及在栅极电极的相对侧上的嵌入式源极/漏极层。嵌入式源极/漏极层各自具有第一区域及在第一区域上的第二区域。第二区域具有具备不同成分的多个层。

公开(公告)号：CN110828570B

公开(公告)日：2023-08-22

申请号：CN201910609149.2

申请日：2019-07-08

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  金相秀 ,  金善昱 ,  裵金钟 ,  宋昇珉 ,  郑秀真

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423

Abstract: 一种半导体器件包括：鳍型有源区，沿第一方向延伸、从衬底突出；多个纳米片堆叠结构；阻挡膜，覆盖所述多个纳米片堆叠结构之中与鳍型有源区的两侧相邻的一对纳米片堆叠结构的每个的上表面的一部分和一个侧壁；栅电极，在鳍型有源区上沿与第一方向交叉的第二方向延伸，栅电极包括围绕所述多个纳米片的实际栅电极和设置在阻挡膜上的虚设栅电极；以及栅极电介质层，在实际栅电极与所述多个纳米片之间以及虚设栅电极与阻挡膜之间。

公开(公告)号：CN111987162A

公开(公告)日：2020-11-24

申请号：CN202010434781.0

申请日：2020-05-21

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  宋昇珉 ,  郑秀真 ,  裵东一 ,  徐凤锡

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L29/423

Abstract: 具有环栅结构的半导体器件包括：由第一沟槽分隔并在第一方向上延伸的第一鳍图案和第二鳍图案；在第一鳍图案上的第一纳米片；在第二鳍图案上的第二纳米片；第一鳍衬层，沿着第一沟槽的底表面和侧壁的至少一部分延伸；第一场绝缘层，设置在第一鳍衬层上并填充第一沟槽的一部分；以及第一栅极结构，与第一鳍图案的端部交叠并包括第一栅极间隔物。从第一沟槽的底表面到第一栅极间隔物的下表面的高度大于从第一沟槽的底表面到第一场绝缘层的上表面的高度。

公开(公告)号：CN110890363A

公开(公告)日：2020-03-17

申请号：CN201910572864.3

申请日：2019-06-28

Applicant: 三星电子株式会社

Inventor： 姜明吉 ,  朴范琎 ,  裵金钟 ,  金洞院 ,  梁正吉

IPC: H01L27/088 ,  H01L29/10 ,  H01L29/51 ,  H01L29/78

Abstract: 一种集成电路(IC)器件可以包括：鳍型有源区，从衬底突出并沿第一水平方向延伸；第一纳米片，设置在鳍型有源区的上表面之上，其间具有第一分离空间；第二纳米片，设置在第一纳米片之上，其间具有第二分离空间；栅极线，在与第一水平方向交叉的第二水平方向上在衬底上延伸，栅极线的至少一部分设置在第二分离空间中；和底部绝缘结构，设置在第一分离空间中。

公开(公告)号：CN109860298A

公开(公告)日：2019-06-07

申请号：CN201811358045.0

申请日：2018-11-15

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  宋升珉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 一种半导体器件包括：沟道图案，包括顺序地堆叠在衬底上的第一半导体图案和第二半导体图案；以及栅电极，沿第一方向延伸并交叉沟道图案。栅电极包括插置在衬底与第一半导体图案之间的第一部分、以及插置在第一半导体图案与第二半导体图案之间的第二部分。第一部分在第二方向上的最大宽度大于第二部分在第二方向上的最大宽度，第二半导体图案在第二方向上的最大长度小于第一半导体图案在第二方向上的最大长度。

公开(公告)号：CN109686790A

公开(公告)日：2019-04-26

申请号：CN201810846316.0

申请日：2018-07-27

Applicant: 三星电子株式会社

Inventor： 朴雨锡 ,  宋昇珉 ,  梁正吉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L29/417 ,  H01L27/11 ,  H01L21/336

Abstract: 一种半导体装置包括设置在衬底的第一区上的晶体管以及设置在衬底的第二区上的非有源组件，晶体管包括：源极/漏极区；多个沟道层，在分别连接源极/漏极区的同时在与衬底的上表面垂直的方向上彼此间隔开；栅极电极，环绕多个沟道层中的每一者；以及栅极绝缘体，位于栅极电极与多个沟道层之间。非有源组件包括：鳍结构，包括交替地堆叠的多个第一半导体图案与多个第二半导体图案；外延区，邻近鳍结构；非有源电极，与鳍结构相交；以及阻挡绝缘膜，位于非有源电极与鳍结构之间。本公开的半导体装置可以高速度运行，同时可考虑在操作方面具有高度准确性以及对半导体装置中所包括的晶体管的结构进行优化。

公开(公告)号：CN108573925A

公开(公告)日：2018-09-25

申请号：CN201810192341.1

申请日：2018-03-08

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  宋昇珉 ,  金成玟 ,  朴雨锡 ,  裴金钟 ,  裴东一

IPC: H01L21/8238 ,  H01L27/092 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。

公开(公告)号：CN108269849A

公开(公告)日：2018-07-10

申请号：CN201710780704.9

申请日：2017-09-01

Applicant: 三星电子株式会社

Inventor： 宋升珉 ,  朴雨锡 ,  裴金钟 ,  裴东一 ,  梁正吉

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/78618 ,  H01L21/02532 ,  H01L21/02603 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66742 ,  H01L29/78696 ,  H01L29/7855 ,  H01L29/1033 ,  H01L29/66795

Abstract: 本发明提供了具有沟道区的半导体器件。一种半导体器件包括：衬底；多个凸出部，所述多个凸出部在所述衬底上彼此平行地延伸；多条纳米线，所述多条纳米线设于所述多个凸出部上并且彼此分开；多个栅电极，所述多个栅电极设于所述衬底上并且围绕所述多条纳米线；多个源/漏区，所述多个源/漏区设于所述多个凸出部上并且位于所述多个栅电极中的每一个栅电极的侧部，所述多个源/漏区与所述多条纳米线接触；以及多个第一空隙，所述多个第一空隙设于所述多个源/漏区与所述多个凸出部之间。