-
公开(公告)号：CN115966570A
公开(公告)日：2023-04-14
申请号：CN202211247071.2
申请日：2022-10-12
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种半导体器件，包括：有源区，该有源区包括第一有源区和第二有源区，第一有源区和第二有源区彼此平行并在第一方向上延伸；栅结构，包括第一栅结构和第二栅结构，第一栅结构与第一有源区相交，在第二方向上延伸并彼此平行，第二栅结构与第二有源区相交，并在第二方向上与第一栅结构相对；第一栅结构和第二栅结构之间的栅隔离图案；栅结构的至少一侧上的源/漏区；以及公共接触插塞，电连接到源/漏区，其中，栅隔离图案包括下区域和上区域，上区域在第三方向上从下区域延伸，并在第一方向上彼此间隔开，其中，上区域在第一栅结构和第二栅结构之间。
-
公开(公告)号：CN109148508B
公开(公告)日：2023-04-07
申请号：CN201810152082.X
申请日：2018-02-14
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种存储器件及其制造方法。一种存储器件包括：第一导线；第二导线，所述第二导线沿与所述第一导线相交的方向延伸，使得所述第一导线和所述第二导线在所述第一导线和所述第二导线之间的交叉点处竖直地交叠；以及，存储单元柱，所述存储单元柱位于所述交叉点处。所述存储单元柱可以包括加热电极层和接触所述加热电极层的电阻式存储层。所述电阻式存储层可以包括：楔形存储部和体存储部，所述楔形存储部的宽度随着与所述加热电极层的距离的增加而成比例地连续增加，所述体存储部连接到所述楔形存储部，使得所述体存储部和所述楔形存储部构成单个连续的层，所述体存储部的宽度大于所述楔形存储部的最大宽度。
-
公开(公告)号：CN114388500A
公开(公告)日：2022-04-22
申请号：CN202110972491.6
申请日：2021-08-24
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L23/48 , H01L23/528
Abstract: 公开了一种半导体装置。所述半导体装置包括：第一源极/漏极图案和第二源极/漏极图案，在有源图案上且彼此分隔开；第一源极/漏极接触件，在第一源极/漏极图案上且包括第一源极/漏极阻挡膜和在第一源极/漏极阻挡膜上的第一源极/漏极填充膜；第二源极/漏极接触件，在第二源极/漏极图案上；以及栅极结构，在第一源极/漏极接触件与第二源极/漏极接触件之间在有源图案上且包括栅电极，其中，第一源极/漏极接触件的顶表面比栅极结构的顶表面低，并且从有源图案的顶表面到第一源极/漏极阻挡膜的顶表面的高度比从有源图案的顶表面到第一源极/漏极填充膜的顶表面的高度小。
-
-
公开(公告)号：CN109935683A
公开(公告)日：2019-06-25
申请号：CN201811432190.9
申请日：2018-11-28
Applicant: 三星电子株式会社
IPC: H01L43/08
Abstract: 一种半导体器件包括：顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分彼此分开且其间具有绝缘图案。绝缘图案包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。绝缘图案的至少一部分具有台阶状的轮廓。
-
Patent Agency Ranking
公开(公告)号：CN105322089B
公开(公告)日：2019-05-07
申请号：CN201510459661.5
申请日：2015-07-30
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种制造磁存储器器件的方法和磁存储器器件。所述方法可包括：在衬底上按次序形成第一磁性层、隧道势垒层和第二磁性层；在第二磁性层上形成掩模图案，以暴露出第二磁性层的一部分；在掩模图案的侧壁和第二磁性层的所述部分上形成封盖绝缘层；通过封盖绝缘层将氧离子注入到第二磁性层的所述部分中，以形成氧化物层；各向异性地蚀刻封盖绝缘层，以形成封盖间隔件；以及利用掩模图案和封盖间隔件将氧化物层、隧道势垒层和第一磁性层图案化。
-
公开(公告)号：CN109473444A
公开(公告)日：2019-03-15
申请号：CN201810985716.X
申请日：2018-08-28
Applicant: 三星电子株式会社
Inventor： 朴钟撤
IPC: H01L27/11582 , H01L21/28 , H01L21/311
Abstract: 一种制造半导体器件的方法可以包括：形成堆叠结构，该堆叠结构包括堆叠在基板上的层；在堆叠结构上形成掩模图案；以及使用掩模图案来图案化堆叠结构，使得堆叠结构具有拥有台阶轮廓的端部。堆叠结构的图案化可以包括执行使用掩模图案作为蚀刻掩模蚀刻堆叠结构的垫蚀刻工艺、以及执行蚀刻掩模图案的侧壁的掩模蚀刻工艺。掩模蚀刻工艺的执行可以包括将离子束照射到掩模图案上，该离子束可以相对于掩模图案的侧壁以第一倾斜角照射，并且相对于掩模图案的顶表面以第二倾斜角照射。第一倾斜角可以不同于第二倾斜角。
-
公开(公告)号：CN109427580A
公开(公告)日：2019-03-05
申请号：CN201810952223.6
申请日：2018-08-21
Applicant: 三星电子株式会社
Inventor： 朴钟撤
IPC: H01L21/311 , H01L21/3213
CPC classification number: H01L21/0338 , H01J37/32422 , H01J2237/334 , H01L21/0335 , H01L21/0337 , H01L21/31105 , H01L21/31116 , H01L21/31144 , H01L21/32131 , H01L21/32136 , H01L21/32139 , H01L21/67069
Abstract: 一种形成图案的方法包括：在基板上形成下层；在下层上形成掩模图案，掩模图案在平行于基板的顶表面的第一方向上延伸；以及对基板执行使用离子束的蚀刻工艺，使得离子束平行于由第一方向和垂直于基板的顶表面的方向限定的平面照射，并且相对于基板的顶表面以倾斜角照射，其中执行蚀刻工艺包括调节离子束的倾斜角以选择性地蚀刻下层或掩模图案。
-
公开(公告)号：CN105322089A
公开(公告)日：2016-02-10
申请号：CN201510459661.5
申请日：2015-07-30
Applicant: 三星电子株式会社
CPC classification number: H01L43/08 , G11C11/161 , H01L27/222 , H01L27/224 , H01L27/228 , H01L43/02 , H01L43/12
Abstract: 本发明提供了一种制造磁存储器器件的方法和磁存储器器件。所述方法可包括：在衬底上按次序形成第一磁性层、隧道势垒层和第二磁性层；在第二磁性层上形成掩模图案，以暴露出第二磁性层的一部分；在掩模图案的侧壁和第二磁性层的所述部分上形成封盖绝缘层；通过封盖绝缘层将氧离子注入到第二磁性层的所述部分中，以形成氧化物层；各向异性地蚀刻封盖绝缘层，以形成封盖间隔件；以及利用掩模图案和封盖间隔件将氧化物层、隧道势垒层和第一磁性层图案化。
-
公开(公告)号：CN104051609A
公开(公告)日：2014-09-17
申请号：CN201410095275.8
申请日：2014-03-14
Applicant: 三星电子株式会社
CPC classification number: H01L27/228 , G11C11/161 , H01L43/12
Abstract: 在MRAM器件的方法中，在衬底上沿着第二方向交替地并且重复地形成第一和第二图案。每个第一图案和每个第二图案在垂直于第二方向的第一方向上延伸。第二图案的一些被去除以形成在第一方向上延伸的第一开口。形成填充第一开口的源极线。在第一和第二图案以及源极线上形成掩模。掩模包括在第一方向上的第二开口，每个第二开口在第二方向上延伸。第二图案通过第二开口暴露的部分被去除以形成第三开口。形成填充第三开口的第三图案。被第一和第三图案围绕的第二图案被去除以形成第四开口。形成填充第四开口的接触插塞。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.04 seconds)
