-
公开(公告)号：CN117641939A
公开(公告)日：2024-03-01
申请号：CN202311080019.7
申请日：2023-08-24
Applicant: 三星电子株式会社
IPC: H10B61/00 , H01L23/48 , H01L23/528 , H01L21/768
Abstract: 一种半导体器件包括蚀刻停止层、在蚀刻停止层上的绝缘层以及穿过蚀刻停止层和绝缘层的接触结构，该接触结构包括第一导电层、具有面向第一导电层的侧表面和下表面的第二导电层、在第二导电层的上表面上的第三导电层、以及在第一导电层和第二导电层之间以及在第二导电层和第三导电层之间的自然氧化物膜，第一至第三导电层包括金属或金属氮化物，并且自然氧化物膜包括金属氧化物。
-
公开(公告)号：CN105826463B
公开(公告)日：2020-05-15
申请号：CN201610037265.8
申请日：2016-01-20
Applicant: 三星电子株式会社
Abstract: 本发明提供了图案化方法、制造半导体器件的方法以及半导体器件。所述图案化方法包括：在衬底上形成刻蚀目标层；在刻蚀目标层上形成掩模图案；以及使用掩模图案作为刻蚀掩模对刻蚀目标层进行刻蚀以形成彼此间隔开的图案。对刻蚀目标层的刻蚀处理包括利用入射能量在600eV至10keV的范围内的离子束照射刻蚀目标层。在各掩模图案之间的刻蚀目标层中形成凹进区，所述离子束以相对于衬底的顶面的第一角度入射至凹进区的底面，并以相对于凹进区的内侧面的第二角度入射至凹进区的内侧面。第一角度在50°至90°的范围内，第二角度在0°至40°的范围内。
-
-
公开(公告)号：CN109935683A
公开(公告)日：2019-06-25
申请号：CN201811432190.9
申请日：2018-11-28
Applicant: 三星电子株式会社
IPC: H01L43/08
Abstract: 一种半导体器件包括：顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分彼此分开且其间具有绝缘图案。绝缘图案包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。绝缘图案的至少一部分具有台阶状的轮廓。
-
公开(公告)号：CN104051609A
公开(公告)日：2014-09-17
申请号：CN201410095275.8
申请日：2014-03-14
Applicant: 三星电子株式会社
CPC classification number: H01L27/228 , G11C11/161 , H01L43/12
Abstract: 在MRAM器件的方法中，在衬底上沿着第二方向交替地并且重复地形成第一和第二图案。每个第一图案和每个第二图案在垂直于第二方向的第一方向上延伸。第二图案的一些被去除以形成在第一方向上延伸的第一开口。形成填充第一开口的源极线。在第一和第二图案以及源极线上形成掩模。掩模包括在第一方向上的第二开口，每个第二开口在第二方向上延伸。第二图案通过第二开口暴露的部分被去除以形成第三开口。形成填充第三开口的第三图案。被第一和第三图案围绕的第二图案被去除以形成第四开口。形成填充第四开口的接触插塞。
-
Patent Agency Ranking
公开(公告)号：CN109841728A
公开(公告)日：2019-06-04
申请号：CN201811432213.6
申请日：2018-11-28
Applicant: 三星电子株式会社
IPC: H01L43/08
Abstract: 一种磁存储器件包括在衬底上的下部层间绝缘层、以及多个磁隧道结图案，所述多个磁隧道结图案在下部层间绝缘层上并在平行于衬底的顶表面延伸的方向上彼此隔离。下部层间绝缘层包括上表面，该上表面包括凹入表面和顶表面，凹入表面至少部分地限定相邻磁隧道结图案之间的凹陷区域的内侧壁和底表面，使得凹入表面至少部分地限定该凹陷区域。所述内侧壁相对于衬底的顶表面以锐角倾斜，并且所述底表面具有在垂直于衬底的顶表面延伸的方向上朝向衬底的顶表面凸起的形状。
-
公开(公告)号：CN104051609B
公开(公告)日：2018-08-14
申请号：CN201410095275.8
申请日：2014-03-14
Applicant: 三星电子株式会社
CPC classification number: H01L27/228 , G11C11/161 , H01L43/12
Abstract: 在MRAM器件的方法中，在衬底上沿着第二方向交替地并且重复地形成第一和第二图案。每个第一图案和每个第二图案在垂直于第二方向的第一方向上延伸。第二图案的一些被去除以形成在第一方向上延伸的第一开口。形成填充第一开口的源极线。在第一和第二图案以及源极线上形成掩模。掩模包括在第一方向上的第二开口，每个第二开口在第二方向上延伸。第二图案通过第二开口暴露的部分被去除以形成第三开口。形成填充第三开口的第三图案。被第一和第三图案围绕的第二图案被去除以形成第四开口。形成填充第四开口的接触插塞。
-
公开(公告)号：CN105826463A
公开(公告)日：2016-08-03
申请号：CN201610037265.8
申请日：2016-01-20
Applicant: 三星电子株式会社
Abstract: 本发明提供了图案化方法、制造半导体器件的方法以及半导体器件。所述图案化方法包括：在衬底上形成刻蚀目标层；在刻蚀目标层上形成掩模图案；以及使用掩模图案作为刻蚀掩模对刻蚀目标层进行刻蚀以形成彼此间隔开的图案。对刻蚀目标层的刻蚀处理包括利用入射能量在600eV至10keV的范围内的离子束照射刻蚀目标层。在各掩模图案之间的刻蚀目标层中形成凹进区，所述离子束以相对于衬底的顶面的第一角度入射至凹进区的底面，并以相对于凹进区的内侧面的第二角度入射至凹进区的内侧面。第一角度在50°至90°的范围内，第二角度在0°至40°的范围内。
-
公开(公告)号：CN109841728B
公开(公告)日：2023-05-19
申请号：CN201811432213.6
申请日：2018-11-28
Applicant: 三星电子株式会社
IPC: H10N50/10
Abstract: 一种磁存储器件包括在衬底上的下部层间绝缘层、以及多个磁隧道结图案，所述多个磁隧道结图案在下部层间绝缘层上并在平行于衬底的顶表面延伸的方向上彼此隔离。下部层间绝缘层包括上表面，该上表面包括凹入表面和顶表面，凹入表面至少部分地限定相邻磁隧道结图案之间的凹陷区域的内侧壁和底表面，使得凹入表面至少部分地限定该凹陷区域。所述内侧壁相对于衬底的顶表面以锐角倾斜，并且所述底表面具有在垂直于衬底的顶表面延伸的方向上朝向衬底的顶表面凸起的形状。
-
公开(公告)号：CN109935683B
公开(公告)日：2023-04-25
申请号：CN201811432190.9
申请日：2018-11-28
Applicant: 三星电子株式会社
IPC: H10N50/10
Abstract: 一种半导体器件包括：顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分彼此分开且其间具有绝缘图案。绝缘图案包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。绝缘图案的至少一部分具有台阶状的轮廓。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.027 seconds)
