公开(公告)号：CN109935683A

公开(公告)日：2019-06-25

申请号：CN201811432190.9

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 金仁皓 ,  李愚铉 ,  权五益 ,  金相局 ,  金娟智 ,  朴钟撤

IPC: H01L43/08

Abstract: 一种半导体器件包括：顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分彼此分开且其间具有绝缘图案。绝缘图案包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。绝缘图案的至少一部分具有台阶状的轮廓。

公开(公告)号：CN112650443A

公开(公告)日：2021-04-13

申请号：CN202011007655.3

申请日：2020-09-23

Applicant: 三星电子株式会社

Inventor： 金娟智 ,  徐荣德 ,  金燦河 ,  卢羌镐 ,  吴玄教 ,  李熙元

IPC: G06F3/06 ,  G06F11/10 ,  G06N20/00

Abstract: 公开一种控制非易失性存储器装置的存储控制器的操作方法。所述方法包括：在初始驱动时段，收集指示非易失性存储器装置的第一存储器区域的劣化因素的第一参数和指示在第一存储器区域发生的劣化的程度的第二参数；基于第一参数和第二参数选择多个函数模型中的第一函数模型，并且基于第一函数模型来预测第一存储器区域的第一错误趋势；基于第一错误趋势来确定第一可靠性间隔；以及基于第一可靠性间隔对非易失性存储器装置的第一存储器区域执行第一可靠性操作。

公开(公告)号：CN109935683B

公开(公告)日：2023-04-25

申请号：CN201811432190.9

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 金仁皓 ,  李愚铉 ,  权五益 ,  金相局 ,  金娟智 ,  朴钟撤

IPC: H10N50/10

Abstract: 一种半导体器件包括：顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分彼此分开且其间具有绝缘图案。绝缘图案包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。绝缘图案的至少一部分具有台阶状的轮廓。

公开(公告)号：CN113497185A

公开(公告)日：2021-10-12

申请号：CN202110056980.7

申请日：2021-01-15

Applicant: 三星电子株式会社

Inventor： 金相局 ,  姜润昇 ,  权五益 ,  金娟智 ,  全秀珍

IPC: H01L45/00

Abstract: 一种三维(3D)半导体存储器件，包括：第一单元堆叠，沿第一方向和第二方向布置；第二单元堆叠，设置在所述第一单元堆叠上并且沿所述第一方向和所述第二方向布置；第一导电线，沿所述第一方向延伸并且被设置在衬底与所述第一单元堆叠之间；公共导电线，沿所述第二方向延伸并且被设置在所述第一单元堆叠与所述第二单元堆叠之间；蚀刻停止图案，沿所述第二方向延伸并且被设置在所述第一单元堆叠的顶表面与所述公共导电线之间；第二导电线，沿所述第一方向延伸并且被设置在所述第二单元堆叠上；以及覆盖图案，覆盖所述公共导电线的侧壁和所述蚀刻停止图案的侧壁，其中，每条所述公共导电线的第二厚度大于每条所述第一导电线的第一厚度。