公开(公告)号：CN107275332A

公开(公告)日：2017-10-20

申请号：CN201710217357.9

申请日：2017-04-05

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  姜信焕 ,  金光洙 ,  朴泳雨 ,  吕次东 ,  李宰求

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11578

Abstract: 提供了半导体存储器装置和集成电路装置。所述半导体存储器装置可包括：堆叠结构，包括堆叠在基底上的字线；第一竖直柱和第二竖直柱，贯穿堆叠结构延伸；第一串选择线，在平面图中与第一竖直柱叠置；第二串选择线，在平面图中与第二竖直柱叠置并且在第一方向上与所述第一串选择线分隔开。在平面图中，第一竖直柱中的一个第一竖直柱的一侧与第二竖直柱中的一个第二竖直柱的一侧之间的最短距离小于第一串选择线的一侧与第二串选择线的一侧之间的最短距离。

公开(公告)号：CN107046037A

公开(公告)日：2017-08-15

申请号：CN201710063573.2

申请日：2017-02-03

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  姜信焕 ,  朴泳雨 ,  朴正勋

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L28/00 ,  H01L29/42344 ,  H01L27/11563 ,  H01L27/11578

Abstract: 本公开提供垂直存储器件及其制造方法。一种垂直存储器件包括绝缘夹层图案、栅电极、沟道和电荷存储图案结构。绝缘夹层图案在第一方向上间隔开。栅电极分别在相邻的绝缘夹层图案之间。沟道在第一方向上延伸穿过绝缘夹层图案和栅电极。电荷存储图案结构包括在第二方向上顺序堆叠在沟道与每个栅电极之间的隧道绝缘图案、电荷俘获图案结构和阻挡图案。电荷俘获图案结构包括在第一方向上间隔开的电荷俘获图案。电荷俘获图案分别邻近第一栅电极的侧壁。第一电荷俘获图案在第一方向上沿第一绝缘夹层图案的侧壁延伸。

公开(公告)号：CN106558591A

公开(公告)日：2017-04-05

申请号：CN201610815844.0

申请日：2016-09-09

Applicant: 三星电子株式会社

Inventor： 李昌炫 ,  李宪奎 ,  姜信焕 ,  朴泳雨

IPC: H01L27/11597 ,  H01L27/11551

CPC classification number: H01L27/11582 ,  H01L23/5283 ,  H01L23/535 ,  H01L27/11524 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11597 ,  H01L27/11551

Abstract: 公开了一种三维(3D)半导体器件，其包括：堆叠结构，包括竖直堆叠在基底上的电极；沟道结构，结合到电极以构成在基底上三维布置的多个存储器单元，沟道结构包括穿过堆叠结构的第一竖直沟道和第二竖直沟道以及设置在堆叠结构下面以使第一竖直沟道和第二竖直沟道彼此横向连接的第一水平沟道；第二水平沟道，具有第一导电类型并且连接到沟道结构的第一水平沟道的侧壁；导电塞，具有第二导电类型并且设置在第二竖直沟道的顶端上。

公开(公告)号：CN102299137B

公开(公告)日：2016-07-06

申请号：CN201110176544.X

申请日：2011-06-28

Applicant: 三星电子株式会社

Inventor： 柳璋铉 ,  李钟旻 ,  朴泳雨 ,  郭东华 ,  金泰瑢 ,  韩智勋 ,  罗宗勋 ,  李东植

IPC: H01L23/528 ,  H01L27/02 ,  H01L21/768

CPC classification number: H01L21/0337 ,  H01L21/28273 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76229 ,  H01L27/11521 ,  H01L27/11536 ,  H01L29/66825

Abstract: 一种半导体器件，包括第一、第二和第三导电线，每一个均具有在衬底上形成并沿着第一方向延伸的各自的线部分，并且具有从所述各自的线部分的端部沿着不同于第一方向的方向延伸的各自的分支部分。中间导电线的分支部分被置于外部导电线的各自的分支部分之间，并且比外部导电线的各自的分支部分短，从而接触焊盘可以和导电线的这些分支部分整体形成。

公开(公告)号：CN102468241A

公开(公告)日：2012-05-23

申请号：CN201110361877.X

申请日：2011-11-15

Applicant: 三星电子株式会社

Inventor： 罗宗勋 ,  朴泳雨 ,  郭东华 ,  金泰瑢 ,  韩智勋 ,  柳璋铉 ,  李东植 ,  朴秀振

IPC: H01L21/8247

CPC classification number: H01L27/0207 ,  H01L21/28273 ,  H01L27/11 ,  H01L27/11519 ,  H01L27/11524

Abstract: 一种制造非易失性存储器装置的方法，包括：提供衬底，其具有由多个沟槽限定的有源区；在具有多个沟槽的衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充沟槽，该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层和牺牲层的第一区上形成第二隔离层；通过移除牺牲层的第一区而在沟槽中形成空气间隙；以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。

公开(公告)号：CN102299137A

公开(公告)日：2011-12-28

申请号：CN201110176544.X

申请日：2011-06-28

Applicant: 三星电子株式会社

Inventor： 柳璋铉 ,  李钟旻 ,  朴泳雨 ,  郭东华 ,  金泰瑢 ,  韩智勋 ,  罗宗勋 ,  李东植

IPC: H01L23/528 ,  H01L27/02 ,  H01L21/768

CPC classification number: H01L21/0337 ,  H01L21/28273 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76229 ,  H01L27/11521 ,  H01L27/11536 ,  H01L29/66825

Abstract: 一种半导体器件，包括第一、第二和第三导电线，每一个均具有在衬底上形成并沿着第一方向延伸的各自的线部分，并且具有从所述各自的线部分的端部沿着不同于第一方向的方向延伸的各自的分支部分。中间导电线的分支部分被置于外部导电线的各自的分支部分之间，并且比外部导电线的各自的分支部分短，从而接触焊盘可以和导电线的这些分支部分整体形成。

公开(公告)号：CN102263065A

公开(公告)日：2011-11-30

申请号：CN201110145035.0

申请日：2011-05-24

Applicant: 三星电子株式会社

Inventor： 李宰求 ,  朴泳雨 ,  俞炳瓘 ,  李东植 ,  朴尚容

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11578 ,  H01L29/66477 ,  H01L29/7926

Abstract: 本发明公开非易失性存储器件及制造方法与包括其的存储模块和系统。一种非易失性存储器件包括：衬底；从衬底突出的沟道层；围绕沟道层的栅极导电层；被布置在沟道层和栅极导电层之间的栅极绝缘层；以及第一绝缘层，其与沟道层隔开，并且被布置在栅极导电层的顶部和底部上。栅极绝缘层在栅极导电层和第一绝缘层之间延伸。

公开(公告)号：CN101106140B

公开(公告)日：2011-04-13

申请号：CN200710129103.8

申请日：2007-07-11

Applicant: 三星电子株式会社

Inventor： 薛钟善 ,  崔正达 ,  朴泳雨 ,  朴镇泽

IPC: H01L27/115 ,  H01L23/522 ,  H01L23/528 ,  H01L21/8247 ,  H01L21/768

CPC classification number: G11C16/0483 ,  G11C16/3427

Abstract: 一种非易失性存储器件可以包括：半导体衬底，该半导体衬底包括在其表面的有源区；在该有源区上的第一存储单元串；以及在该有源区上的第二存储单元串。该第一存储单元串可以包括与在该第一接地选择线和第一串选择线之间的有源区相交叉的第一多个字线，以及在该第一多个字线的相邻字线之间可以提供几乎相同的第一间隔。该第二存储单元串可以包括与在该第二接地选择线和第二串选择线之间的有源区相交叉的第二多个字线，以及在该第二多个字线的相邻字线之间可以提供几乎相同的第一间隔。而且，该第一接地选择线可以在该第二接地选择线和该第一多个字线之间，以及该第二接地选择线可以在第一接地选择线和该第二多个字线之间。而且，在该第一和第二接地选择线之间的部分有源区可以没有字线，以及在该第一和第二接地选择线之间的第二间隔可以大于第一间隔至少约3倍。还论述了相关方法。

公开(公告)号：CN1204150A

公开(公告)日：1999-01-06

申请号：CN98102739.3

申请日：1998-06-25

Applicant: 三星电子株式会社

Inventor： 朴泳雨 ,  金仁哲

IPC: H01L21/82 ,  H01L21/8239

Abstract: 提出了一种制造半导体存储器件的方法,可以防止半导体的位线氧化。在半导体基片上形成一个器件隔离区,以确定有源区和无源区。在半导体基片的有源区上形成一栅电极。在包括该栅电极的半导体基片上形成一第一层间绝缘层。在第一层间绝缘层上形成一位线,以及在包括该位线的第一层间绝缘层上形成一第二层间绝缘层。根据这种方法,可防止被淀积以形成介电层的氮化硅层的断裂与减薄现象的发生,从而防止位线被氧化。

公开(公告)号：CN110600479B

公开(公告)日：2023-07-07

申请号：CN201910951061.9

申请日：2014-08-29

Applicant: 三星电子株式会社

Inventor： 李昌炫 ,  朴镇泽 ,  朴泳雨

IPC: H10B43/35 ,  H10B43/27 ,  H01L29/10 ,  H01L29/78 ,  H01L29/792 ,  H10B41/35 ,  H10B41/27

Abstract: 本发明提供具有垂直沟道结构的半导体器件及其制造方法。该方法包括：在衬底上交替地形成多个牺牲层和多个绝缘层，多个牺牲层包括第一牺牲层和在第一牺牲层上的多个第二牺牲层，多个第二牺牲层包括与第一牺牲层的材料不同的材料；形成穿过多个牺牲层和多个绝缘层的沟道孔以暴露衬底的顶表面；在沟道孔的内壁上形成侧壁保护层；形成填充沟道孔的底部的沟道接触层，其中沟道接触层的顶表面位于比多个第二牺牲层当中的最下面的第二牺牲层的底表面低的水平处；完全去除侧壁保护层；在沟道孔的内壁上形成接触沟道接触层的沟道层；去除第一牺牲层；以及在第一牺牲层被去除的位置处形成第一栅电极。