-
公开(公告)号:CN115775800A
公开(公告)日:2023-03-10
申请号:CN202211083664.X
申请日:2022-09-06
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/08 , H01L23/528 , H01L23/48 , H01L21/8234
Abstract: 一种半导体器件,包括第一器件和第二器件,第一器件包括第一有源区、以及在其上的第一结构至第三结构,第二器件包括第二有源区、与第二有源区相交的栅结构、以及源/漏区,该源/漏区包括在第二有源区上的具有第一类型导电性的下源/漏区、在下源/漏区上的源/漏区间绝缘层、以及在源/漏区间绝缘层上并具有第二类型导电性的上源/漏区。第一结构包括第一下杂质区和第一上杂质区。第二结构包括具有第一类型导电性的第二下杂质区、杂质区间绝缘层、以及具有第二类型导电性的第二上杂质区。第三结构包括具有第二类型导电性的第三下杂质区和第三上杂质区,第三上杂质区的杂质浓度高于第三下杂质区的杂质浓度。
-
公开(公告)号:CN114551447A
公开(公告)日:2022-05-27
申请号:CN202111369158.2
申请日:2021-11-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置包括:衬底,其包括第一区域和第二区域;第一有源图案,其位于第一区域上,第一有源图案包括第一源极/漏极图案和位于第一源极/漏极图案之间的第一沟道图案;第二有源图案,其位于第二区域上,第二有源图案包括第二源极/漏极图案和位于第二源极/漏极图案之间的第二沟道图案;以及位于第一沟道图案上的第一栅电极和位于第二沟道图案上的第二栅电极,其中,第一沟道图案的长度大于第二沟道图案的长度,第一沟道图案和第二沟道图案中的每一个包括堆叠在衬底上的多个半导体图案,并且第一沟道图案的至少两个半导体图案远离或朝向衬底的底表面弯折。
-
公开(公告)号:CN109494253B
公开(公告)日:2021-04-06
申请号:CN201811054979.5
申请日:2018-09-11
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 提供了垂直场效应晶体管(vFET)和包括其的半导体器件。该vFET包括在衬底的上部处并掺杂以第一杂质的第一杂质区。第一扩散控制图案形成在第一杂质区上。第一扩散控制图案配置为控制第一杂质的扩散。沟道在与衬底的上表面基本上正交的垂直方向上延伸。第二杂质区在沟道上并掺杂以第二杂质。第二扩散控制图案在沟道与第二杂质区之间。第二扩散控制图案配置为控制第二杂质的扩散。栅极结构与沟道相邻。
-
公开(公告)号:CN110534561A
公开(公告)日:2019-12-03
申请号:CN201910141074.X
申请日:2019-02-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。所述半导体器件包括:在衬底上沿第一方向延伸的鳍型图案;在鳍型图案上沿与第一方向相交的第二方向延伸的第一栅电极;位于第一栅电极的侧壁上并且位于鳍型图案中的源极/漏极区域;在衬底上沿第一方向延伸的分隔结构,分隔结构包括第一沟槽并与鳍型图案间隔开,并且分割第一栅电极;位于分隔结构的侧壁上并且覆盖源极/漏极区域的层间绝缘层,层间绝缘层包括第二沟槽,第二沟槽的下表面低于第一沟槽的下表面;以及连接到源极/漏极区域并且填充第一沟槽和第二沟槽的接触。
-
公开(公告)号:CN109494220A
公开(公告)日:2019-03-19
申请号:CN201810639708.X
申请日:2018-06-20
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78 , H01L29/775 , H01L21/8234 , B82Y10/00
Abstract: 本公开提供一种半导体器件及其制造方法,所述半导体器件包括:衬底;垂直沟道结构,包括在第一方向上延伸的一对有源鳍及夹置在所述一对有源鳍之间的绝缘部分,所述第一方向垂直于所述衬底的上表面;上源极/漏极,设置在所述垂直沟道结构上;下源极/漏极,设置在所述垂直沟道结构下方及所述衬底上;栅极电极,设置在所述上源极/漏极与所述下源极/漏极之间且环绕所述垂直沟道结构;以及栅极介电层,设置在所述栅极电极与所述垂直沟道结构之间。所述栅极电极与所述上源极/漏极之间在所述第一方向上的间隔可小于所述栅极电极与所述下源极/漏极之间在所述第一方向上的间隔。本公开的半导体器件具有适于按比例缩放的结构。
-
-
-
公开(公告)号:CN119325262A
公开(公告)日:2025-01-17
申请号:CN202410714579.1
申请日:2024-06-04
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置。所述半导体装置包括:鳍型有源区,在基底上在第一水平方向上在长度上延伸;水平半导体层,在鳍型有源区上;种子层,在鳍型有源区上并且与水平半导体层接触;栅极线,在鳍型有源区上围绕水平半导体层和种子层,并且在与第一水平方向相交的第二水平方向上在长度上延伸;以及一对垂直半导体层,在鳍型有源区上分别在水平半导体层的在第一水平方向上的第一侧和第二侧上,水平半导体层在所述一对垂直半导体层之间,其中,所述一对垂直半导体层中的每个的内壁接触水平半导体层,并且所述一对垂直半导体层的上表面或下表面接触种子层。
-
公开(公告)号:CN110350027B
公开(公告)日:2024-05-07
申请号:CN201910003735.2
申请日:2019-01-03
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088
Abstract: 提供了一种半导体装置。所述半导体装置包括:第一鳍型图案和第二鳍型图案,从基底突出并且彼此间隔开以在第一方向上延伸;虚设鳍型图案,从基底突出,并位于第一鳍型图案与第二鳍型图案之间;第一栅极结构,在与第一方向交叉的第二方向上延伸,位于第一鳍型图案上;第二栅极结构,在第二方向上延伸,位于第二鳍型图案上;以及盖图案,在第二方向上延伸,位于第一栅极结构和第二栅极结构上,其中,盖图案包括与虚设鳍型图案的上表面接触的分离部分,并且虚设鳍型图案和分离部分使第一栅极结构与第二栅极结构分离。
-
公开(公告)号:CN117525069A
公开(公告)日:2024-02-06
申请号:CN202310981072.8
申请日:2023-08-04
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/48 , H01L21/8238
Abstract: 提供了一种三维堆叠场效应晶体管(3DSFET)器件,其包括:第一下源极/漏极区和第二下源极/漏极区,通过由第一栅极结构控制的第一下沟道结构彼此连接;以及第一上源极/漏极区和第二上源极/漏极区,分别在第一下源极/漏极区和第二下源极/漏极区上方,并通过由第一栅极结构控制的第一上沟道结构彼此连接,其中第二下源极/漏极区和第二上源极/漏极区在其间形成PN结。
-
-
-
-
-
-
-
-
-