-
公开(公告)号：CN107731907B
公开(公告)日：2022-05-31
申请号：CN201710605564.1
申请日：2017-07-24
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78
Abstract: 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。
-
公开(公告)号：CN113690239A
公开(公告)日：2021-11-23
申请号：CN202011451468.4
申请日：2020-12-10
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 公开了一种半导体装置，所述半导体装置包括第一导线和与第一导线间隔开的第二导线。半导体图案设置在第一导线与第二导线之间。半导体图案包括具有第一导电类型杂质的、设置为与第一导线相邻的第一半导体图案。具有第二导电类型杂质的第二半导体图案设置为与第二导线相邻。第三半导体图案设置在第一半导体图案与第二半导体图案之间。第三半导体图案包括设置为与第一半导体图案相邻的第一区域和设置在第一区域与第二半导体图案之间的第二区域。第一区域和第二区域中的至少一个包括本征半导体层。第一栅极线与第一区域交叉，并且第二栅极线与第二区域交叉。
-
公开(公告)号：CN113571525A
公开(公告)日：2021-10-29
申请号：CN202110452234.X
申请日：2021-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11578 , H01L27/11568
Abstract: 本公开提供了半导体存储器件。该半导体存储器件包括：第一半导体图案，包括第一杂质区、第二杂质区和沟道区，第一杂质区在第一方向上与基板间隔开并具有第一导电类型，第二杂质区具有与第一导电类型不同的第二导电类型，并且沟道区在第一杂质区和第二杂质区之间；第一导电连接线，连接到第一杂质区并在与第一方向不同的第二方向上延伸；以及第一栅极结构，在第一方向上延伸并包括第一栅电极和第一栅极绝缘膜，其中第一栅电极穿透沟道区，并且第一栅极绝缘膜在第一栅电极和第一半导体图案之间。
-
公开(公告)号：CN109390340A
公开(公告)日：2019-02-26
申请号：CN201810901544.3
申请日：2018-08-09
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中，第二栅电极部分在一方向上比第一栅电极部分宽。而且，在一些实施方式中，第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。
-
公开(公告)号：CN108711571A
公开(公告)日：2018-10-26
申请号：CN201810281544.8
申请日：2018-04-02
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/115 , H01L29/06
CPC classification number: H01L27/092 , G11C11/4085 , G11C11/4097 , H01L21/76229 , H01L21/823878 , H01L23/5226 , H01L23/5283 , H01L27/0207 , H01L29/42376 , H01L29/4238 , H01L27/115 , H01L29/0603 , H01L29/0684
Abstract: 一种半导体器件包括：第一有源区域和第二有源区域，第一有源区域和第二有源区域在衬底上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开，其中第一有源区域和第二有源区域在第二方向上彼此重叠；第三有源区域，其在衬底上在第一方向上延伸并且在第二方向上与第一有源区域间隔开。第一有源区域在第二方向上定位在第二有源区域与第三有源区之间。第一有源区域和第三有源区域在第二方向上部分地重叠，并且器件隔离膜被构造为限定第一有源区域至第三有源区域。
-
Patent Agency Ranking
公开(公告)号：CN108155188A
公开(公告)日：2018-06-12
申请号：CN201711245214.5
申请日：2017-11-30
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/10805 , H01L27/10823 , H01L27/10876 , H01L29/161 , H01L29/20 , H01L27/10808 , H01L27/10814
Abstract: 一种半导体存储器件，包括：具有有源区的衬底；延伸跨过所述有源区的字线；在所述字线之间的所述有源区上的位线，所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。
-
公开(公告)号：CN107256889A
公开(公告)日：2017-10-17
申请号：CN201710696917.3
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
CPC classification number: H01L29/7827 , H01L27/04 , H01L29/41766 , H01L29/4236 , H01L29/78 , H01L29/785
Abstract: 本发明提供了晶体管、半导体器件以及半导体模块，具体提供了一种包括埋设的单元阵列晶体管的半导体器件和包括该半导体器件的电子器件。所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
-
公开(公告)号：CN103367369B
公开(公告)日：2017-09-12
申请号：CN201310103506.0
申请日：2013-03-28
Applicant: 三星电子株式会社
IPC: H01L27/11517
CPC classification number: H01L29/7831 , G11C11/403 , G11C11/40615 , G11C11/4097 , G11C2207/2227 , H01L27/105 , H01L27/115
Abstract: 各半导体存储器件可以包括：写入晶体管，其包括用于控制第一源极/漏极端子的第一写入栅极和用于控制沟道区的第二写入栅极；以及读取晶体管，其包括与所述写入晶体管的第一源极/漏极端子连接的存储节点栅极。所述第一写入栅极可以具有第一功函数，并且所述第二写入栅极可以具有与所述第一功函数不同的第二功函数。所述写入晶体管的第一源极/漏极端子可以不具有PN结。
-
公开(公告)号：CN106935508A
公开(公告)日：2017-07-07
申请号：CN201610829464.2
申请日：2016-09-18
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 本发明提供了具有栅极的半导体器件和形成该半导体器件的方法。该方法包括形成栅电介质、在栅电介质上形成第一导电材料层、在第一导电材料层上形成源材料层、和通过执行热处理工艺将源材料层中包含的第一元素扩散到第一导电材料层中以形成掺杂材料层。
-
公开(公告)号：CN102074573B
公开(公告)日：2016-04-20
申请号：CN201010541311.0
申请日：2010-11-12
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L27/092 , H01L21/762
CPC classification number: H01L21/823481 , H01L21/76229 , H01L21/823425
Abstract: 本发明公开了一种具有器件隔离结构的半导体器件。示例半导体器件包括：沟槽，形成在半导体基底中，以限定有源区；填充介电层，设置在沟槽中；氧化物层，设置在填充介电层和沟槽之间；氮化物层，设置在氧化物层和填充介电层之间；阻挡层，设置在氧化物层和氮化物层之间。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.028 seconds)
