-
公开(公告)号：CN118380408A
公开(公告)日：2024-07-23
申请号：CN202410518912.1
申请日：2024-04-28
申请人： 中国电子科技集团公司第五十五研究所
IPC分类号： H01L23/498 , H01L23/488 , H01L23/552 , H01L23/04 , H01L23/06 , H01L23/10 , H01L23/48 , H01L23/52 , H01L25/16
摘要： 本发明公开了一种高可靠硅基三维集成数模混合射频微系统，通过成套硅基射频微系统集成技术和POP三维堆叠实现微系统三维异构集成。将引线键合类裸芯片转换成倒装焊类裸芯片；全部射频/数模混合裸芯片和无源器件集成在硅基转接板上，硅帽腔体堆叠在硅基转接板上，形成射频数模混合微模组；数字逻辑/接口裸芯片和无源器件集成在埋置型多芯片Fan‑out封装内部，硅帽腔体堆叠在埋置型多芯片Fan‑out封装上，形成数字逻辑接口微模组；射频数模混合微模组通过内部BGA焊球堆叠在数字逻辑接口微模组上，底部进行外部BGA植球，形成完整的数模混合射频微系统。微系统具有更高的布线精度，更低的传输损耗，更小的体积，更轻的重量等显著优势，满足气密封装要求。
-
公开(公告)号：CN108063127B
公开(公告)日：2024-07-05
申请号：CN201711084611.9
申请日：2017-11-07
申请人： 罗伯特·博世有限公司
IPC分类号： H01L23/52 , H01L23/538 , H01L29/78 , H01L21/768
摘要： 描述一种用于功率晶体管的芯片以及一种功率晶体管。为了功率晶体管的高效散热，所述芯片除了衬底和源极金属化结构之外还包括第一铜层和第二铜层，所述第二铜层布置在所述第一铜层与所述源极金属化结构之间。所述第二铜层至少导热地布置到所述源极金属化结构上，其中，所述第一铜层与所述第二铜层电绝缘地连接。所述芯片允许一种具有低热阻抗Zth和低热阻Rth的弹塞安装。此外，所述芯片实现双面散热并且具有极低的电感。
-
公开(公告)号：CN118251971A
公开(公告)日：2024-06-25
申请号：CN202280076086.9
申请日：2022-09-14
申请人： LG伊诺特有限公司
摘要： 根据实施例的电路板包括：绝缘层；电路图案层，包括设置在绝缘层上的第一金属层；保护层，设置在绝缘层上，与第一金属层垂直地重叠并且包括在水平方向具有台阶的凹部；以及第二金属层，设置在保护层的凹部中，其中，凹部包括具有比第一金属层的宽度大的宽度的部分，并且其中，第二金属层设置在宽度大于第一金属层的宽度的凹部的所述部分中。
-
公开(公告)号：CN111788645B
公开(公告)日：2024-06-18
申请号：CN201980010753.1
申请日：2019-02-11
申请人： 丹麦技术大学
IPC分类号： H01F27/28 , H01F27/255 , H01F17/02 , H01F17/04 , H01F17/06 , H01F17/00 , H01F27/34 , H01L23/52 , H01L27/08 , H10N97/00
摘要： 一种在半导体衬底构件(101)上实现的功率变换器，诸如DC‑DC变换器或功率放大器，该功率变换器包括：第一区域(102)，该第一区域具有无源电气部件(104)，该无源电气部件具有沉积在半导体衬底构件的相应侧(107、108)上的导电材料的第一导电层图案(105)和导电材料的第二导电层图案(106)；其中，在第一区域内的衬底中(通过蚀刻)形成沟槽(109)或通孔(110)，并且其中，导电材料至少沉积在沟槽的底部上或通孔的侧壁上，并且电连接至第一导电层图案(105)和第二导电层图案(106)中的一个或两个；以及第二区域(103)，该第二区域具有通过半导体制造工艺制造而与半导体衬底(101)集成的有源半导体部件(111)。还提供了一种嵌入半导体衬底构件的电源，诸如DC‑DC变换器。
-
-
公开(公告)号：CN118117850A
公开(公告)日：2024-05-31
申请号：CN202410236139.X
申请日：2024-03-01
申请人： 南方电网科学研究院有限责任公司 , 中国南方电网有限责任公司
摘要： 本发明公开了一种多芯片并联的功率模块，包含两个半桥电路，可仅通过改变模块端子件在外部电路的连接方式，实现多种功能。当第一半桥正极端子和第二半桥正极端子接入不同电路且第一半桥交流端子和第二半桥交流端子间接入电感时，可实现四开关BUCK‑BOOST电路；当第一半桥正极端子和第二半桥正极端子接入相同电路且第一半桥交流端子和第二半桥交流端子接入相同电路时，可实现两芯片并联的半桥电路；使得功率模块的功能更加丰富，应用场景更加广泛，解决了传统的功率模块只能实现单一电路功能，在电路功能需求丰富的应用场景难以适用的技术问题。
-
公开(公告)号：CN118116930A
公开(公告)日：2024-05-31
申请号：CN202410165142.7
申请日：2024-02-05
申请人： 北京大学
IPC分类号： H01L27/092 , H01L23/50 , H01L23/52 , H01L21/8238
摘要： 本申请提供一种半导体器件及其制备方法。该半导体器件包括：堆叠晶体管，堆叠晶体管包括由上至下堆叠的第一晶体管和第二晶体管；电源轨结构，电源轨结构包括第一电源轨和第二电源轨，第一电源轨位于堆叠晶体管之上且耦接第一晶体管的源极，第一电源轨被配置为提供第一电压，第二电源轨位于堆叠晶体管之下且耦接第二晶体管的源极，第二电源轨被配置为提供第二电压；其中，第二电压和第一电压不同；第二电源轨的正投影和第一电源轨的正投影基本重叠。
-
公开(公告)号：CN118098983A
公开(公告)日：2024-05-28
申请号：CN202310135600.8
申请日：2023-02-20
申请人： 南亚科技股份有限公司
IPC分类号： H01L21/48 , H01L21/768 , H01L23/48 , H01L23/498 , H01L23/52 , H01L23/538 , H01L21/66
摘要： 一种半导体结构及其形成方法。形成半导体结构的方法包括多个流程。多个导体形成于位在基板上的第一介电层内。覆盖多个导体的多个第一导电通孔形成于在基板上的第二介电层内。多个电极形成于在基板上的第三介电层内，其中多个电极中的每一者重叠到多个第一导电通孔的一者。硬遮罩形成在第三介电层上。多个心轴曝光物形成在硬遮罩上。多个图案间隔物形成在多个心轴曝光物的侧壁上。移除心轴曝光物。基于图案间隔物，硬遮罩被图案化，依据图案化的硬遮罩形成多个导线于第三介电层，其中多个导线中的每一者重叠多个第一导电通孔中的一者。如此，能够改善例如自对准双重图案化的布局设计。
-
公开(公告)号：CN118074480A
公开(公告)日：2024-05-24
申请号：CN202410242655.3
申请日：2024-03-04
申请人： 华中科技大学
IPC分类号： H02M1/00 , H01L23/538 , H01L23/52 , H01L25/07 , H02M7/00
摘要： 本发明涉及一种新型封装功率模块，包括：上层部件和下层部件，通过上层部件和下层部件构建叠层结构，实现三维换流回路；上层部件包括：若干个上桥臂芯片，上桥臂芯片设置在第一正电极层和第二正电极层上，若干个下桥臂芯片，下桥臂芯片设置在第一上层交流电极层和第二上层交流电极层上；下层部件包括：底层交流电极层，底层交流电极层分别与上桥臂芯片、第一上层交流电极层和第二上层交流电极层连接。本发明能够使得并联开关管芯片分组反相并联设置，相邻两组桥臂之间在同一平面内反向并联，能够减小寄生电感及提高开关性能。
-
公开(公告)号：CN118057965A
公开(公告)日：2024-05-21
申请号：CN202280004451.5
申请日：2022-09-21
申请人： 长江先进存储产业创新中心有限责任公司
IPC分类号： H01L23/52
摘要： 本公开提供了三维(3D)集成电路(IC)器件和制造方法。该IC器件包括：具有第一区域、第二区域和第三区域的封装衬底；位于封装衬底的第一区域上并且被配置为向所述多个管芯提供电力的多个连接结构；在封装衬底上沿垂直方向堆叠设置的多个管芯，所述多个管芯中的底部管芯位于封装衬底的第二区域内；以及位于封装衬底的第三区域上的至少一个接触基底，其通过至少一条布线线路与所述多个管芯中的底部管芯的至少一个接触焊盘电连接。
-
-
-
-
-
-
-
-
-
搜索结果
3274 条记录 (耗时 0.029 秒)
