-
公开(公告)号：CN110489267B
公开(公告)日：2021-10-29
申请号：CN201910618491.9
申请日：2019-07-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F11/10
Abstract: 该发明涉及一种存储器及加固待存储数据的方法，其中所述存储器，包括：数据加固模块，用于加固待存储数据，包括：纠错检错单元，用于对待存储数据进行纠错检错编码和解码；校验码获取单元，连接到所述纠错检错单元，用于获取纠错检错编码的过程中用到的校验码；校验码复制单元，连接至所述校验码获取单元，用于复制所述校验码，使校验码的份数为3份；数据拆分重组单元，用于对数据进行拆分重组；数据拼接单元，连接至所述校验码复制单元，以及连接至所述数据拆分重组单元，用于将拆分重组后的数据与复制后的校验码拼接，获取存储用的加固数据。
-
公开(公告)号：CN110347082B
公开(公告)日：2021-07-27
申请号：CN201910629209.7
申请日：2019-07-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05B19/042 , G02B26/08
Abstract: 本发明公开了一种驱动电路，所述驱动电路包括逻辑控制单元、数模选择器、数模转换器、支路选择器和电压输出支路；所述电压输出支路与微反射镜连接；每个所述数模转换器连接有多个所述电压输出支路；所述数模选择器连接有多个所述数模转换器；所述支路选择器设置于所述逻辑控制单元和所述电压输出支路之间，所述支路选择器用于选通对应的电压输出支路工作；所述逻辑控制单元与所述数模选择器连接，所述逻辑控制单元还与所述电压输出支路连接。本发明还公开了一种驱动方法及微反射镜阵列。采用本发明，具有能够降低电路的功耗和面积，有利于降低IC的成本；以及实现微反射镜阵列的偏转角度连续可调和偏转姿势长时间保持的优点。
-
公开(公告)号：CN108631772B
公开(公告)日：2020-09-04
申请号：CN201810446851.7
申请日：2018-05-11
Applicant: 中国科学院上海微系统与信息技术研究所 , 中国科学院大学
IPC: H03K19/23 , H03K19/003
Abstract: 本发明涉及一种三模冗余电路结构，其包括：第一功能模块、第二功能模块、第三功能模块和表决电路，还包括：第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；以及或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号。本发明不仅可以实现现有TMR结构的功能，即过滤掉一个功能模块的信号翻转，还可以对发生信号翻转的功能模块进行准确定位，并且仅需要进行一次实验，即可检验出三模冗余是否属于过度设计，从而有效节约测试成本。
-
公开(公告)号：CN108508342B
公开(公告)日：2020-07-17
申请号：CN201810522926.5
申请日：2018-05-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/26
Abstract: 本发明涉及一种IGBT短路过流检测电路，其包括：带通滤波器，其与所述第一IGBT的栅极连接；第一比较器，其与所述带通滤波器连接，并接收第一基准电压；T触发器，其与所述第一比较器连接，并输出第一逻辑信号；第二比较器，其与所述第一IGBT的栅极连接，并接收第二基准电压，输出第二逻辑信号；与门，其接收所述第一逻辑信号和第二逻辑信号，并输出硬开启错误检测信号；第三比较器，其与所述第一IGBT的栅极连接，并接收第三基准电压；以及RS触发器，其与所述第三比较器连接，并输出带载短路错误检测信号。本发明可以同时实现IGBT硬开启错误检测和IGBT带载短路检测，并且结构简单易行，节省成本。
-
公开(公告)号：CN111220820A
公开(公告)日：2020-06-02
申请号：CN202010061077.5
申请日：2020-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01Q30/20
Abstract: 本发明公开了一种精确定位鳍式场效应晶体管的原子探针针尖样品制备方法，本发明通过对小尺寸鳍式场效应晶体管进行预处理，根据预处理后两个相邻切割面的表面电路布局图得到的第一沉积保护层和两个相邻切割面上Fin沟道位置和与其对应的栅极位置，对其位置进行定位标记，对第一截面的表面进行保护层沉积，并根据未被覆盖的第一定位标记位置找到原被覆盖的第一定位标记的位置得到第二定位标记，并根据此第二定位标记进行切割处理，从而形成含有鳍式场效应晶体管针尖样品。本发明提出的制备方法能对所需分析结构进行精准定位，实现了两种截面方向精准定位制样，分别为沿着穿过Fin的方向制样或沿着穿过Gate的方向制样，制样时间缩短且制备流程高效可靠。
-
Patent Agency Ranking
公开(公告)号：CN110554981A
公开(公告)日：2019-12-10
申请号：CN201910712286.9
申请日：2019-08-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种基于交替偏置的高可靠接口电路结构及方法，其中所述基于交替偏置的高可靠接口电路结构，包括：两个冗余模块，在每个冗余模块内，对整个I2C接口系统进行三模冗余；控制模块，连接至上述的两个冗余模块，用于控制两个冗余模块之间的电源切换和数据传输。本发明的基于交替偏置的高可靠接口电路提供了两个冗余模块，在每个冗余模块内对整个I2C接口系统进行三模冗余，然后，通过控制模块控制两个冗余模块之间的电源切换和数据传输，让各个冗余模块在断电的情况下，半导体材料内发生退火效应，使半导体材料内部被俘获的空穴被复合，抑制了总剂量效应的产生。
-
公开(公告)号：CN110133020A
公开(公告)日：2019-08-16
申请号：CN201910339551.3
申请日：2019-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/2005 , G01N23/04
Abstract: 本发明涉及一种超薄TEM样品的原位制备方法，包括如下步骤：S1，在原样品的表面，用离子束刻蚀，做好缺陷的位置标记；S2，参照位置标记进行原样品的粗减薄，得到薄膜样品；S3，进行薄膜样品的精细减薄，得到覆盖有碳保护膜的超薄TEM样品。本发明还提供根据上述的原位制备方法得到的超薄TEM薄膜，其中，超薄TEM薄膜的厚度小于30nm。根据本发明的超薄TEM样品的原位制备方法，其中的碳保护层不影响透射电子成像质量。由于碳保护层的支撑作用，在薄膜减薄过程中，有效避免了超薄样品容易发生的弯曲断裂及剥离问题。
-
公开(公告)号：CN107508578B
公开(公告)日：2019-08-16
申请号：CN201710592400.X
申请日：2017-07-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K3/013 , H03K3/35 , H03K19/003
Abstract: 本发明涉及一种基于SOI工艺的D触发器电路，包括时钟信号单元、输入级延迟单元、第一双互锁存储单元、第二双互锁存储单元和输出判定级单元，所述时钟信号单元的输入端与时钟信号输入端CK相连，输出端有两个分别与输入级延迟单元、第一双互锁存储单元和第二双互锁存储单元相连；所述输入级延迟单元的输入端与数据信号输入端D相连，输出端与第一双互锁存储单元的输入端相连；所述第一双互锁存储单元的输出端经过中间传输逻辑单元与第二双互锁存储单元的输入端相连，所述第二双互锁存储单元的输出端与输出判定级单元的输入端相连，所述输出判定级单元的输出端分别与第一输出端Q和第二输出端QN相连。本发明具有抗辐射效应，且能够减小面积。
-
公开(公告)号：CN108631772A
公开(公告)日：2018-10-09
申请号：CN201810446851.7
申请日：2018-05-11
Applicant: 中国科学院上海微系统与信息技术研究所 , 中国科学院大学
IPC: H03K19/23 , H03K19/003
Abstract: 本发明涉及一种三模冗余电路结构，其包括：第一功能模块、第二功能模块、第三功能模块和表决电路，还包括：第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；以及或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号。本发明不仅可以实现现有TMR结构的功能，即过滤掉一个功能模块的信号翻转，还可以对发生信号翻转的功能模块进行准确定位，并且仅需要进行一次实验，即可检验出三模冗余是否属于过度设计，从而有效节约测试成本。
-
公开(公告)号：CN108462471A
公开(公告)日：2018-08-28
申请号：CN201810146296.6
申请日：2018-02-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03B5/32
Abstract: 本发明涉及一种基于SOI工艺的压控振荡器电路，其包括：依次连接的偏置单元、四级差分延迟模块以及输出缓冲单元，其中，所述偏置单元接收一外围输入的电压信号，并向所述四级差分延迟模块提供一偏置电压；所述四级差分延迟模块四个依次连接的延迟单元，且每个所述延迟单元具有正、负输入端和正、负输出端，其中，第一个所述延迟单元的正、负输入端分别与第四个所述延迟单元的负、正输出端连接；所述输出缓冲单元的正、负输入端分别与第四个所述延迟单元的正、负输出端连接，其正、负输出端分别产生差分输出信号。本发明具有结构简单、面积小、相位噪声低、抗辐射性能强等优点。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.059 seconds)
