沟槽栅IGBT芯片的制作方法

    公开(公告)号:CN110416079A

    公开(公告)日:2019-11-05

    申请号:CN201810397165.5

    申请日:2018-04-28

    Inventor: 姚尧 罗海辉 肖强

    Abstract: 本发明公开了一种沟槽栅IGBT芯片的制作方法,包括步骤一:在晶圆基片上形成有源沟槽和虚栅沟槽,虚栅沟槽设置于有源沟槽之间;步骤二:在有源沟槽和虚栅沟槽内表面形成第二氧化层,并在有源沟槽和虚栅沟槽内填充多晶硅,形成实沟槽栅和虚沟槽栅;步骤三:在晶圆基片上表面以及实沟槽栅和虚沟槽栅上形成绝缘介质层;步骤四:对绝缘介质层上的第一预设位置进行刻蚀,至少裸露出下方对应的虚沟槽栅和实沟槽栅与虚沟槽栅之间的部分晶圆基片,形成第一接触窗口。本申请通过在有源沟槽之间插入一个或多个虚栅沟槽,利用虚栅沟槽自身的宽度以及虚栅沟槽之间的间距来增加金属接触孔的尺寸,从而降低金属接触窗口的形成工艺以及金属填孔的工艺难度。

    一种IGBT器件及其制备方法
    13.
    发明公开

    公开(公告)号:CN106783609A

    公开(公告)日:2017-05-31

    申请号:CN201611208008.2

    申请日:2016-12-23

    CPC classification number: H01L29/66333 H01L29/0603 H01L29/0684 H01L29/7395

    Abstract: 本发明公开了一种IGBT器件及其制备方法,其中,制备方法包括:步骤1,在IGBT器件主体完成正面工艺后,对所述IGBT器件主体的背面进行减薄操作;步骤2,对所述IGBT器件主体的背面体区生长外延化合物层;步骤3,在所述外延化合物层上生长硅层;步骤4,在所述硅层上进行背面金属层淀积并进行退火;步骤5,在所述背面金属层上依次淀积镍金属电极层、钛金属电极层和银金属电极层。所述IGBT器件及其制备方法,通过IGBT器件主体的背面体区生长外延化合物层,形成异质结,提高IGBT芯片的耐压,降低芯片厚度,并在关断过程中可以快速复合过剩载流子,从而提高器件的导通与关断性能。

    一种绝缘栅双极晶体管及其制备方法

    公开(公告)号:CN106449743A

    公开(公告)日:2017-02-22

    申请号:CN201610969839.5

    申请日:2016-11-04

    CPC classification number: H01L29/7393 H01L29/36 H01L29/66325

    Abstract: 本申请公开了一种绝缘栅双极晶体管及其制备方法,其中,所述绝缘栅双极晶体管包括:第一掺杂类型的衬底;位于所述衬底正面的正面结构;位于所述衬底背面的集区,所述集区包括并列设置于所述衬底背面的第一集区和至少一个第二集区;位于所述集区背离所述衬底一侧的集电极;所述第一集区的禁带宽度与所述衬底的禁带宽度相同,所述第二集区的禁带宽度高于或低于所述衬底的禁带宽度。所述绝缘栅双极晶体管实现了在不增加器件的关断时间的同时降低器件的导通压降,或在不增加器件的导通压降的同时降低器件的关断时间,或同时降低器件的关断时间和导通压降的目的。

    沟槽栅MOS功率器件及其栅极制作方法

    公开(公告)号:CN111403476A

    公开(公告)日:2020-07-10

    申请号:CN201910002574.5

    申请日:2019-01-02

    Abstract: 本发明提供的一种沟槽栅MOS功率器件及其栅极制作方法,通过两次热氧化工艺在不同的位置处形成了厚薄不同的两种栅极氧化层,薄氧化层的设置使得阀值电压能够满足沟槽栅MOS功率器件的正常工作要求,保证MOS功率器件正常的开关动作,厚氧化层能够降低米勒电容,解决了开关行为难以调控的问题并降低了开关损耗,且厚氧化层耐载流子轰击能力较强,提高了整个器件的长程可靠性。本发明在保证MOS功率器件正常的开关动作的同时,降低了米勒电容,解决了开关行为难以调控的问题并降低了开关损耗,且提高了长程可靠性,不受阀值电压限制。

    一种晶圆背面金属薄膜及其制备方法

    公开(公告)号:CN108624844B

    公开(公告)日:2019-11-12

    申请号:CN201710160262.8

    申请日:2017-03-17

    Abstract: 本发明公开了一种晶圆背面金属薄膜及其制备方法,包括在晶圆背面溅射形成第一金属层;在晶圆背面与第一金属层接触处形成第一金属与硅的合金层;在第一金属层上溅射形成第二金属层;在第二金属层上溅射形成第三金属层,控制溅射后晶圆温度低于设定值,并在溅射时通入保护气体;关闭第三金属溅射,保持腔体中气体流通,当晶圆温度低于设定值,开启第三金属溅射,控制溅射后晶圆温度低于设定值,若第三金属层厚度未达目标值,则重复该步骤;若达目标值,在第三金属层上溅射形成第四金属层。本发明能解决现有工艺形成的金属薄膜存在较大应力而导致晶圆发生严重翘曲,使后端晶圆电参数测试、封装划片等工艺无法实现,并增加晶圆碎片率的技术问题。

    沟槽台阶栅IGBT芯片的制作方法

    公开(公告)号:CN108831832A

    公开(公告)日:2018-11-16

    申请号:CN201810426659.1

    申请日:2018-05-07

    Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法,包括:在晶圆基片的上表面形成第一氧化层;将N型杂质注入到晶圆基片中,并使其扩散第一结深形成N阱;将P型杂质注入到N阱中,并使其扩散第二结深形成P阱;对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀,形成沟槽;去除剩余的第一氧化层,并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层;刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层,并在对应的位置形成第二厚度的第三氧化层;在沟槽内填充多晶硅,形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。

    沟槽栅IGBT
    19.
    发明公开

    公开(公告)号:CN106941114A

    公开(公告)日:2017-07-11

    申请号:CN201610003233.6

    申请日:2016-01-05

    Abstract: 本发明提供一种沟槽栅IGBT,包括:半导体衬底和第一结构,所述第一结构包括位于所述半导体衬底表面内的第一沟槽栅结构及第二沟槽栅结构;其中,第二沟槽栅结构位于两个第一沟槽栅结构之间,第一沟槽栅结构为真栅,第二沟槽栅结构为假栅;发射极金属与第二沟槽栅结构相接触。由于现有技术中的发射极金属接触区设置在沟槽之间,而本发明中的发射极金属接触区不限于沟槽之间,即发射极金属接触区包含了与假栅接触部分,增大了发射极金属接触区,使用此种结构并没有使沟槽间距增大,相反,还可以将第一沟槽栅结构与第二沟槽栅结构之间的距离适当缩小,使真栅与假栅之间的间距不再受发射极最小接触面积的影响,显著降低沟槽栅IGBT的导通压降。

    一种逆导IGBT器件的制备方法

    公开(公告)号:CN106803498A

    公开(公告)日:2017-06-06

    申请号:CN201710033123.9

    申请日:2017-01-18

    CPC classification number: H01L21/8249 H01L27/0711

    Abstract: 本发明公开了一种逆导IGBT器件的制备方法,包括:步骤1,对已分区的逆导IGBT器件主体的正面的IGBT区设置阻挡层;步骤2,对所述逆导IGBT器件主体的FRD区的正面进行离子注入或扩散,在所述FRD区形成少子寿命控制层;步骤3,去除所述逆导IGBT器件主体的正面的阻挡层;步骤4,对所述逆导IGBT器件主体的正面形成一外延层,所述外延层的材质与所述逆导IGBT器件主体的体区材质相同。所述逆导IGBT器件的制备方法,通过先在IGBT区设置阻挡层,然后对FRD区进行离子注入控制FRD区的少子寿命,在去掉阻挡层之后,再外延一层与逆导IGBT器件主体材质相同的外延层,使FRD区中离子注入或扩散形成的少子控制层在体区,而IGBT区的少子寿命不受影响,工艺简单制作成本低。

Patent Agency Ranking