公开(公告)号：CN1871711B

公开(公告)日：2011-12-07

申请号：CN200480031537.9

申请日：2004-10-25

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  前川慎志 ,  古野诚 ,  中村理 ,  今井馨太郎

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/768 ,  H01L21/288 ,  H01L21/3205 ,  H05B33/10 ,  H05B33/14

CPC classification number: H01L27/12 ,  H01L27/1292 ,  H01L27/3276 ,  H01L29/66757 ,  H01L29/66765 ,  H01L51/56

Abstract: 根据本发明，提供了一种显示器件，在该显示器件中，TFT与发光元件连接，在发光元件处具有产生称为电致发光的发光的有机物质或包括夹在电极之间的有机物质与无机物质的混和物的介质，本方面将通过形成至少一个多个诸如用于形成预定图形的掩模层之类的导电层来制造显示屏，所述导电层形成引线或电极和制造显示屏所需的图形，所述预定图形通过能够选择性地形成图形的方法来形成。点滴滴注方法能够依照具体物体通过选择性地滴注合成物的点滴和通过形成导电层或绝缘层来形成预定图形，被作为能够选择性地形成图形的方法来使用。

公开(公告)号：CN100559245C

公开(公告)日：2009-11-11

申请号：CN200410071231.8

申请日：2004-07-16

Applicant: 株式会社半导体能源研究所

Inventor： 小山润 ,  今井馨太郎 ,  前川慎志 ,  古野诚 ,  中村理 ,  山崎舜平

IPC: G02F1/136 ,  G02F1/133 ,  H01L29/786 ,  H05B33/00 ,  G09F9/00

CPC classification number: H01L27/1288 ,  G02F1/13454 ,  G02F1/13624 ,  G09G3/20 ,  G09G2300/0408 ,  G09G2300/08 ,  G09G2310/0289 ,  H01L27/1214 ,  H01L29/04 ,  H01L29/78669 ,  H01L29/78678

Abstract: 当半非晶TFT用于形成信号线驱动器电路和像素时，需要大的幅度来驱动该像素，由此需要高的电源电压。另一方面，当移位寄存器由具有单一导电率的晶体管构成时，需要自举电路，将超过电源的电压施加给特定的元件。因此，利用单一电源并不是可以既实现驱动幅度又实现可靠性的。根据本发明，提供具有单一导电率的电平移位器来解决这样的问题。

公开(公告)号：CN101540276A

公开(公告)日：2009-09-23

申请号：CN200910128584.X

申请日：2009-03-17

Applicant: 株式会社半导体能源研究所

Inventor： 古野诚 ,  杉山徹朗 ,  野泽太一 ,  一条充弘 ,  田岛亮太 ,  山崎舜平

IPC: H01L21/00 ,  H01L21/205 ,  C23C16/00 ,  H01L21/336

CPC classification number: H01L27/127 ,  C23C16/24 ,  C23C16/509 ,  H01L21/67207 ,  H01L27/1214 ,  H01L27/1288 ,  H01L29/04 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/78696

Abstract: 通过使用第一涡轮分子泵与第二涡轮分子泵串联连接的排气单元将反应室内的到达的最低压力降低到超高真空区域。并且，进一步通过刀口型金属密封法兰降低反应室的泄漏量。由此在降低到超高真空区域的同一反应室内层叠微晶半导体膜和非晶半导体膜。通过形成覆盖微晶半导体膜表面的非晶半导体膜可以防止微晶半导体膜的氧化。

公开(公告)号：CN101409236A

公开(公告)日：2009-04-15

申请号：CN200810145697.6

申请日：2008-08-11

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  古野诚

IPC: H01L21/336 ,  H01L21/205

CPC classification number: H01L29/78696 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/04 ,  H01L29/41733 ,  H01L29/66765

Abstract: 本发明涉及半导体器件的制造方法。本发明的目的在于提高具有包括微晶半导体的沟道形成区域的薄膜晶体管的电特性。该薄膜晶体管包括栅电极、形成在栅电极上的栅极绝缘膜、形成在栅极绝缘膜上的微晶半导体层、形成在栅极绝缘膜上的具有非晶半导体的微晶半导体层、以及形成在半导体层上的源区域及漏区域。在微晶半导体层中，在导通状态下形成沟道，并包含起到受主的作用的杂质元素。通过等离子体激发化学气相生长法，形成构成第一半导体层的微晶半导体层。当形成微晶半导体层时，由频率不同的两种以上的高频电力使工艺气体激发。

公开(公告)号：CN101369541A

公开(公告)日：2009-02-18

申请号：CN200810210498.9

申请日：2008-08-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  手塚祐朗 ,  鸟海聪志 ,  古野诚 ,  神保安弘 ,  大力浩二 ,  桑原秀明

IPC: H01L21/336 ,  H01L21/205

CPC classification number: H01L29/78696 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/67207 ,  H01L27/1288 ,  H01L29/04 ,  H01L29/41733 ,  H01L29/4908 ,  H01L29/66765 ,  H01L29/78678

Abstract: 本发明的目的在于提供一种质量良好的微晶半导体膜的制造方法。本发明的技术要点如下：在栅电极上形成栅极绝缘膜之后，为了提高在成膜初期中形成的微晶半导体膜的品质，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的膜，然后，在成膜速度高的第二成膜条件下堆积膜。再者，接触微晶半导体膜上地对缓冲层进行层叠。另外，在第一成膜条件之前，进行氩等离子体处理等的稀有气体等离子体处理及氢等离子体处理，以去除衬底上的吸附水。

公开(公告)号：CN101369604B

公开(公告)日：2012-12-05

申请号：CN200810213215.6

申请日：2008-08-15

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  古野诚

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/06 ,  H01L21/336 ,  H01L21/205

CPC classification number: H01L29/04 ,  H01L29/41733 ,  H01L29/66765 ,  H01L29/78696

Abstract: 本发明的目的是使具有由微晶半导体构成的沟道形成区域薄膜晶体管的电特性提高。在薄膜晶体管中，设置栅电极、设置在栅电极上的栅极绝缘膜、设置在栅极绝缘膜上且由微晶半导体构成的第一半导体层、设置在第一半导体层上且具有非晶半导体的第二半导体层、设置在第二半导体上的源极区域及漏极区域。在第一半导体层中，在导通状态下形成沟道，含有成为受主的杂质元素。

公开(公告)号：CN101369540B

公开(公告)日：2012-07-04

申请号：CN200810210492.1

申请日：2008-08-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  手塚祐朗 ,  鸟海聪志 ,  古野诚 ,  神保安弘 ,  大力浩二 ,  桑原秀明

IPC: H01L21/336 ,  H01L21/20

CPC classification number: C23C16/515 ,  C23C16/509 ,  H01L27/1288 ,  H01L29/04 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/78696

Abstract: 本发明的目的在于提供一种在大面积衬底上形成品质良好的微晶半导体膜的方法。本发明的技术要点如下：在栅电极上形成栅极绝缘膜之后，为了提高在成膜初期中形成的微晶半导体膜的品质，通过提供具有不同频率的高频电力产生辉光放电等离子体，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的膜的下部，然后在成膜速度高的第二成膜条件下堆积膜的上部。接触微晶半导体膜上地层叠缓冲层。

公开(公告)号：CN101068019B

公开(公告)日：2011-05-11

申请号：CN200710087896.1

申请日：2007-03-21

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  浅见良信 ,  高野圭惠 ,  古野诚

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/49 ,  H01L29/423

CPC classification number: H01L27/105 ,  G11C16/0416 ,  G11C16/0433 ,  G11C16/0483 ,  H01L21/28273 ,  H01L27/11526 ,  H01L27/11529 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7883

Abstract: 一种具有优越的写入和电荷保持特性的非易失半导体存储器件，其包括：半导体衬底，其中，在以一定间隔形成的一对杂质区之间形成沟道形成区；以及位于所述半导体衬底的上层部分之上的第一绝缘层、浮置栅极、第二绝缘层和控制栅极。形成所述浮置栅极的半导体材料的能带隙优选小于所述半导体衬底的能带隙。例如，形成所述浮置栅极的半导体材料的能带隙比所述半导体衬底中的所述沟道形成区的能带隙小0.1eV或小得更多。这是因为，通过使所述浮置栅电极的导带的底部能级降至低于所述半导体衬底中的所述沟道形成区的底部能级，改善了电荷注入和电荷保持特性。

公开(公告)号：CN101369604A

公开(公告)日：2009-02-18

申请号：CN200810213215.6

申请日：2008-08-15

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  古野诚

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/06 ,  H01L21/336 ,  H01L21/205

CPC classification number: H01L29/04 ,  H01L29/41733 ,  H01L29/66765 ,  H01L29/78696

Abstract: 本发明的课题是使具有由微晶半导体构成的沟道形成区域薄膜晶体管的电特性提高。在薄膜晶体管中，设置栅电极、设置在栅电极上的栅极绝缘膜、设置在栅极绝缘膜上且由微晶半导体构成的第一半导体层、设置在第一半导体层上且具有非晶半导体的第二半导体层、设置在第二半导体上的源极区域及漏极区域。在第一半导体层中，在导通状态下形成沟道，含有成为受主的杂质元素。

公开(公告)号：CN101369540A

公开(公告)日：2009-02-18

申请号：CN200810210492.1

申请日：2008-08-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  手塚祐朗 ,  鸟海聪志 ,  古野诚 ,  神保安弘 ,  大力浩二 ,  桑原秀明

IPC: H01L21/336 ,  H01L21/20

CPC classification number: C23C16/515 ,  C23C16/509 ,  H01L27/1288 ,  H01L29/04 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/78696

Abstract: 本发明的目的在于提供一种在大面积衬底上形成品质良好的微晶半导体膜的方法。本发明的技术要点如下：在栅电极上形成栅极绝缘膜之后，为了提高在成膜初期中形成的微晶半导体膜的品质，通过提供具有不同频率的高频电力产生辉光放电等离子体，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的膜的下部，然后在成膜速度高的第二成膜条件下堆积膜的上部。接触微晶半导体膜上地层叠缓冲层。