公开(公告)号：CN107230701A

公开(公告)日：2017-10-03

申请号：CN201710173047.1

申请日：2017-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 简昭欣 ,  刘继文 ,  周承翰

IPC: H01L29/06 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/0688 ,  H01L29/42316 ,  H01L29/66409

Abstract: 一种半导体器件包括包含在第一方向上延伸且从衬底层突出的鳍结构的Fin FET器件。鳍结构包括在衬底层上形成的块状应力源层和在块状应力源层上方设置的沟道层。在衬底层上形成远离沟道层延伸的氧化物层。源极‑漏极(SD)应力源结构设置在所述氧化物层上方、所述沟道层的侧壁上。包括栅电极层和栅极介电层的栅极堆叠件覆盖沟道层的部分以及在垂直于所述第一方向的第二方向上延伸。本发明涉及半导体集成电路，且更具体地涉及具有全环式接触件结构的半导体器件及其制造工艺。

公开(公告)号：CN107017252A

公开(公告)日：2017-08-04

申请号：CN201610916350.1

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭成毅 ,  叶凌彦 ,  刘继文 ,  张智胜 ,  杨育佳

IPC: H01L27/088 ,  H01L29/10 ,  H01L21/8234

Abstract: 本发明实施例提供了一种半导体结构。该半导体结构包括鳍有源区域，形成在半导体衬底上并且横跨在第一浅沟槽隔离(STI)部件的第一侧壁和第二STI部件的第二侧壁之间；第一导电类型的抗穿通(APT)部件；以及第一导电类型的沟道材料层，设置在APT部件上并且具有小于第一掺杂浓度的第二掺杂浓度。APT部件形成在鳍有源区域上、横跨在第一侧壁和第二侧壁之间并且具有第一掺杂浓度。

公开(公告)号：CN106531686A

公开(公告)日：2017-03-22

申请号：CN201610677823.7

申请日：2016-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  刘继文 ,  曾鸿辉

IPC: H01L21/768

Abstract: 一种半导体器件包括：包括接触区域的半导体衬底；在接触区域上存在的硅化物；在半导体衬底上存在的介电层，介电层包括暴露出接触区域的部分的开口；在开口中存在的导体；在导体和介电层之间存在的阻挡层；以及在阻挡层和介电层之间存在的金属层，其中，硅化物的Si浓度沿着硅化物的高度而变化。本发明的实施例还提供了互连结构和其制造方法。

公开(公告)号：CN106098555A

公开(公告)日：2016-11-09

申请号：CN201510770413.2

申请日：2015-11-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  刘继文 ,  王志豪

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/0924 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0642 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/7855

Abstract: 实施例是一种方法，方法包括在衬底上形成第一鳍和第二鳍，第一鳍和第二鳍均包括位于衬底上的第一晶体半导体材料和位于第一晶体半导体材料之上的第二晶体半导体材料。将位于第二鳍中的第一晶体半导体材料转变为介电材料，其中在转变步骤之后，位于第一鳍中的第一晶体半导体材料的至少部分保留未转变的。在第一鳍和第二鳍上方形成栅极结构，以及在栅极结构的相对两侧上形成源极/漏极区。本发明实施例涉及FET及形成FET的方法。

公开(公告)号：CN105977284A

公开(公告)日：2016-09-28

申请号：CN201510770595.3

申请日：2015-11-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  刘继文

IPC: H01L29/06 ,  H01L29/66 ,  H01L29/78

CPC classification number: H01L29/7851 ,  H01L21/823431 ,  H01L21/823814 ,  H01L21/823821 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/06

Abstract: 一种用于形成半导体器件的方法包括：形成从半导体衬底向上延伸的鳍和在鳍的部分的侧壁上形成牺牲层。该方法还包括在牺牲层上方形成间隔件层和经过牺牲层的底面使鳍的部分凹进。凹进形成设置在间隔件层的侧壁部分之间的沟槽。去除牺牲层的至少部分以及在沟槽中形成源极/漏极区。本发明实施例涉及用于鳍式场效应晶体管的源极/漏极区及其形成方法。

公开(公告)号：CN103325670B

公开(公告)日：2016-01-13

申请号：CN201210418352.X

申请日：2012-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仁安 ,  朱鸣 ,  刘继文

IPC: H01L21/28 ,  H01L21/8238 ,  H01L29/423 ,  H01L27/092

CPC classification number: H01L21/823864 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66606

Abstract: 提供了方法和器件，包括设置在衬底上方的多个不同配置的栅极结构。例如，第一栅极结构与第一类型的晶体管相关联，并且包括第一介电层和第一金属层；第二栅极结构与第二类型的晶体管相关联，并且包括第二介电层、第二金属层、多晶硅层、第一介电层和第一金属层；以及伪栅极结构，包括第一介电层和第一金属层。本发明还提供了金属栅极半导体器件。

公开(公告)号：CN104934472A

公开(公告)日：2015-09-23

申请号：CN201410222725.5

申请日：2014-05-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  陈冠霖 ,  王昭雄 ,  刘继文

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02236 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/30625 ,  H01L29/785

Abstract: 本发明提供了一种器件，该器件包括：衬底、鳍结构、第一源极/漏极区、以及第二源极/漏极区；其中，衬底包括硅；鳍结构包括由硅形成且由隔离区环绕的下部、由碳化硅锗形成的中部、由硅形成的上部和在中部与上部之间形成的碳化硅层，其中，中部由氧化物层环绕，上部包括沟道；第一源极/漏极区包括第一磷化硅区和在第一磷化硅区下面形成的第一碳化硅层；并且第二源极/漏极区包括第二磷化硅区和在第二磷化硅区下面形成的第二碳化硅层。本发明还提供了FINFET结构及其制造方法。

公开(公告)号：CN104867975A

公开(公告)日：2015-08-26

申请号：CN201410181541.9

申请日：2014-04-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘继文 ,  王昭雄

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/76834 ,  H01L21/26513 ,  H01L21/76816 ,  H01L21/76897 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明涉及场效应晶体管。用于场效应晶体管的示例性结构包括：衬底；设置在衬底中的源极区和漏极区；位于衬底上方的包括侧壁和顶面的栅极结构，其中，栅极结构介于源极区和漏极区之间；位于栅极结构的顶面的至少一部分上方的接触蚀刻停止层(CESL)；位于CESL上方的层间介电层；延伸穿过层间介电层的栅极接触件；以及延伸穿过层间介电层的源极接触件和漏极接触件，其中，源极接触件的边缘与CESL的第一相应边缘之间的第一距离为约1nm至约10nm。本发明还提供了场效应晶体管的接触蚀刻停止层。

公开(公告)号：CN103943473A

公开(公告)日：2014-07-23

申请号：CN201310165088.8

申请日：2013-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  刘继文 ,  陈昭诚 ,  蔡明桓 ,  万幸仁

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L29/4966 ,  H01L21/02697 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/7833

Abstract: 在一个实施例中，方法包括：提供具有设置在其上的沟槽并且在沟槽中形成多层的半导体衬底。蚀刻在沟槽中所形成的多层，由此提供顶面位于沟槽的顶面之下的至少一个蚀刻层。在又一个实施例中，该方法可以为用于形成更多层的沟槽提供基本V形开口或入口。而且，器件具有修正轮廓金属栅极，例如，具有至少一个金属层。本发明还提供了具有修正轮廓的金属栅极的半导体器件。

公开(公告)号：CN103094275A

公开(公告)日：2013-05-08

申请号：CN201210041603.7

申请日：2012-02-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘继文 ,  王昭雄

IPC: H01L27/02 ,  H01L23/522 ,  H01L21/02

CPC classification number: H01L27/0629 ,  H01L23/5223 ,  H01L27/1203 ,  H01L27/1211 ,  H01L28/40 ,  H01L28/60 ,  H01L28/90 ,  H01L29/94 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路，可以包括与诸如finFET的其他器件同时形成的MOM电容器。形成在基板上的介电层中具有第一半导体鳍片和第二半导体鳍片。去除鳍片的相应顶部以在介电层中形成相应的凹槽。第一电极和第二电极以及中间的介电层形成MOM电容器。本发明提供具有MOM电容器的集成电路及其制造方法。