-
公开(公告)号：CN104979397B
公开(公告)日：2019-07-16
申请号：CN201410371169.8
申请日：2014-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/45 , H01L21/336 , H01L21/28
CPC classification number: H01L29/785 , H01L29/1054 , H01L29/66795
Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包括鳍的第一有源区上方的第一金属合金和鳍的第二有源区上方的第二金属合金。导电层位于鳍的沟道区上方。半导体层位于导电层上方。与没有这种导电层或导电层上方的半导体层的沟道区相比，沟道区上方的导电层抑制电流泄漏，并且导电层上方的半导体层降低从源极到漏极的电通量。与没有金属合金作为源极或漏极的半导体器件相比，具有第一金属合金作为源极和漏极中的至少一个的半导体器件需要更低的活化温度。
-
公开(公告)号：CN107785249A
公开(公告)日：2018-03-09
申请号：CN201710385165.9
申请日：2017-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/329 , H01L21/336 , H01L29/417 , H01L29/47
CPC classification number: H01L21/244 , H01L21/28518 , H01L21/28525 , H01L21/28537 , H01L21/2855 , H01L21/28568 , H01L29/16 , H01L29/45 , H01L29/47 , H01L29/66143 , H01L29/665 , H01L29/6659 , H01L29/66606 , H01L29/66795 , H01L29/872 , H01L29/401 , H01L29/4175 , H01L29/66515
Abstract: 一种制造半导体装置的方法，包含下列步骤。在半导体基板上形成第一金属层，并在第一金属层上形成第二金属层。第二金属层由与第一金属层不同的金属形成。施加微波辐射于半导体基板、第一金属层和第二金属层，以形成包含第一金属层、第二金属层和半导体基板的成分的合金。
-
公开(公告)号：CN118762999A
公开(公告)日：2024-10-11
申请号：CN202410025658.1
申请日：2024-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/34 , H01L29/78 , H01L29/24 , H01L29/06 , H01L29/45 , H01L27/088 , H01L27/092 , H01L21/8238
Abstract: 一种半导体元件及其形成方法。方法包含：在基板上形成二维材料层，其中二维材料层包含过渡金属原子和硫族原子；在二维材料层上方形成栅极结构；对二维材料层提供化学分子，使得化学分子的原子些硫族原子的部分反应，以削弱硫族原子的部分和过渡金属原子之间的共价键；以及在二维材料层上方形成源极/漏极接触，其中源极/漏极接触的接触金属原子和二维材料层的过渡金属原子形成金属键。
-
公开(公告)号：CN114188224A
公开(公告)日：2022-03-15
申请号：CN202111145868.7
申请日：2021-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78 , H01L29/788
Abstract: 在实施例中，方法包括在衬底上方形成第一栅电极。该方法还包括在第一栅电极上方形成第一栅极介电层。该方法还包括在第一栅极介电层上方沉积半导体层。该方法还包括在第一栅极介电层和半导体层上方形成源极/漏极区，源极/漏极区与半导体层的端部重叠。该方法还包括在半导体层和源极/漏极区上方形成第二栅极介电层。该方法还包括在第二栅极介电层上方形成第二栅电极。本申请的实施例还涉及半导体器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN107785249B
公开(公告)日：2022-01-18
申请号：CN201710385165.9
申请日：2017-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/329 , H01L21/336 , H01L29/417 , H01L29/47
Abstract: 一种制造半导体装置的方法，包含下列步骤。在半导体基板上形成第一金属层，并在第一金属层上形成第二金属层。第二金属层由与第一金属层不同的金属形成。施加微波辐射于半导体基板、第一金属层和第二金属层，以形成包含第一金属层、第二金属层和半导体基板的成分的合金。
-
公开(公告)号：CN107230701A
公开(公告)日：2017-10-03
申请号：CN201710173047.1
申请日：2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L21/336
CPC classification number: H01L29/785 , H01L29/1054 , H01L29/165 , H01L29/66636 , H01L29/66795 , H01L29/7848 , H01L29/0688 , H01L29/42316 , H01L29/66409
Abstract: 一种半导体器件包括包含在第一方向上延伸且从衬底层突出的鳍结构的Fin FET器件。鳍结构包括在衬底层上形成的块状应力源层和在块状应力源层上方设置的沟道层。在衬底层上形成远离沟道层延伸的氧化物层。源极‑漏极(SD)应力源结构设置在所述氧化物层上方、所述沟道层的侧壁上。包括栅电极层和栅极介电层的栅极堆叠件覆盖沟道层的部分以及在垂直于所述第一方向的第二方向上延伸。本发明涉及半导体集成电路，且更具体地涉及具有全环式接触件结构的半导体器件及其制造工艺。
-
公开(公告)号：CN107230701B
公开(公告)日：2021-10-15
申请号：CN201710173047.1
申请日：2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L21/336
Abstract: 一种半导体器件包括包含在第一方向上延伸且从衬底层突出的鳍结构的Fin FET器件。鳍结构包括在衬底层上形成的块状应力源层和在块状应力源层上方设置的沟道层。在衬底层上形成远离沟道层延伸的氧化物层。源极‑漏极(SD)应力源结构设置在所述氧化物层上方、所述沟道层的侧壁上。包括栅电极层和栅极介电层的栅极堆叠件覆盖沟道层的部分以及在垂直于所述第一方向的第二方向上延伸。本发明涉及半导体集成电路，且更具体地涉及具有全环式接触件结构的半导体器件及其制造工艺。
-
公开(公告)号：CN110660671A
公开(公告)日：2020-01-07
申请号：CN201910543415.6
申请日：2019-06-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 提供一种形成半导体结构的方法，特别是提供一种形成自我对齐非对称栅极(SAUG)鳍式场效晶体管(FinFET)的结构与方法。SAUG FinFET结构于每个鳍片的相对侧上具有两个不同的栅极结构，即编程栅极结构与开关栅极结构。SAUG FinFET可用以作为非挥发性记忆体储存元件，可透过在编程栅极结构的控制栅极上以适当的偏压来于电荷捕获介电质(例如氮化硅(Si3N4))中捕获电荷以电性编程非挥发性记忆体储存元件。可透过感测流过SAUG FinFET的通道电流来感测所储存的数据，以响应于开关栅极结构的开关栅极上的偏压。
-
公开(公告)号：CN104979397A
公开(公告)日：2015-10-14
申请号：CN201410371169.8
申请日：2014-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/45 , H01L21/336 , H01L21/28
CPC classification number: H01L29/785 , H01L29/1054 , H01L29/66795
Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包括鳍的第一有源区上方的第一金属合金和鳍的第二有源区上方的第二金属合金。导电层位于鳍的沟道区上方。半导体层位于导电层上方。与没有这种导电层或导电层上方的半导体层的沟道区相比，沟道区上方的导电层抑制电流泄漏，并且导电层上方的半导体层降低从源极到漏极的电通量。与没有金属合金作为源极或漏极的半导体器件相比，具有第一金属合金作为源极和漏极中的至少一个的半导体器件需要更低的活化温度。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
