-
公开(公告)号：CN107017197A
公开(公告)日：2017-08-04
申请号：CN201610933690.5
申请日：2016-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/12
Abstract: 本发明涉及半导体结构和其制造方法。本发明提供一种半导体结构，其包含：第一半导体装置，其具有第一表面与第二表面，所述第二表面与所述第一表面对立；位于所述第一半导体装置的所述第一表面上方的半导体衬底；以及III‑V蚀刻终止层，其接触所述第一半导体装置的所述第二表面。本发明还提供一种用于半导体结构的制造方法，其包含提供具有第一表面的暂时衬底、形成III‑V蚀刻终止层于所述第一表面上方、形成第一半导体装置于所述III‑V蚀刻终止层上方以及通过蚀刻操作去除所述暂时衬底并且暴露所述III‑V蚀刻终止层的表面。
-
公开(公告)号：CN115411056A
公开(公告)日：2022-11-29
申请号：CN202211210458.0
申请日：2018-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/12 , H01L29/10 , H01L21/762 , H01L21/225
Abstract: 本发明实施例揭露复合半导体衬底、半导体装置及其制造方法。一种复合半导体衬底，其包含半导体衬底、氧掺杂结晶半导体层及绝缘层。所述氧掺杂结晶半导体层在所述半导体衬底上方，且所述氧掺杂结晶半导体层包含结晶半导体材料及多种氧掺杂剂。所述绝缘层在所述氧掺杂结晶半导体层上方。
-
公开(公告)号：CN114823749A
公开(公告)日：2022-07-29
申请号：CN202110569855.6
申请日：2021-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开涉及一种具有由隔离结构包围的外延沉积光二极管结构的图像传感器和相关联的形成方法。在一些实施例中，执行第一外延沉积工艺以在衬底上方形成第一掺杂EPI层。第一掺杂EPI层具有第一掺杂类型。随后，执行第二外延沉积工艺以在第一掺杂EPI层上形成第二掺杂EPI层。第二掺杂EPI层具有与第一掺杂类型相对的第二掺杂类型。随后，形成隔离结构以在多个像素区内将第一掺杂EPI层和第二掺杂EPI层分开为多个光二极管结构。多个光二极管结构配置成将从图像传感器的第一侧进入的辐射转换成电信号。
-
公开(公告)号：CN110867460B
公开(公告)日：2022-06-24
申请号：CN201910185176.1
申请日：2019-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 在一些实施例中，提供了一种图像传感器的形成方法。该方法包括在半导体衬底中形成多个沟槽，其中，沟槽从半导体衬底的背侧延伸到半导体衬底中。在沟槽的下表面、沟槽的侧壁和半导体衬底的背侧上形成包括掺杂剂的外延层，其中，掺杂剂具有第一掺杂类型。将掺杂剂驱入半导体衬底中以沿外延层形成具有第一掺杂类型的第一掺杂区，其中，第一掺杂区将具有与第一掺杂类型相对的第二掺杂类型的第二掺杂区与沟槽的侧壁分离并且与半导体衬底的背侧分离。在半导体衬底的背侧上方形成介电层，其中，介电层填充沟槽以形成背侧深沟槽隔离结构。本发明的实施例还提供了CMOS图像传感器及其形成方法。
-
公开(公告)号：CN110957257A
公开(公告)日：2020-04-03
申请号：CN201910142352.3
申请日：2019-02-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L27/12 , H01L21/683
Abstract: 本申请的各种实施例涉及一种用于形成不具有接合界面空隙和/或在层之间不具有分层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，第一高介电常数接合结构形成于处理衬底上方。器件层形成于牺牲衬底上方。器件层的最外侧壁处于牺牲衬底的最外侧壁之间。第二高介电常数接合结构形成于器件层上方。第一高介电常数接合结构接合到第二高介电常数接合结构，以使器件层处于牺牲衬底与处理衬底之间。执行第一移移除工艺以移除牺牲衬底。第一移除工艺包括在牺牲衬底中执行第一刻蚀直到到达器件层为止。
-
Patent Agency Ranking
公开(公告)号：CN110676151A
公开(公告)日：2020-01-10
申请号：CN201910588433.6
申请日：2019-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/762 , H01L29/04 , H01L29/06
Abstract: 本申请案的实施例涉及一种包括具有小粒度的陷阱丰富层的绝缘体上覆半导体(SOI)衬底及其形成方法。在一些实施例中，非晶硅层沉积于高电阻率衬底上。执行快速热退火RTA以使所述非晶硅层结晶为多晶硅的陷阱丰富层，其中大多数晶粒是等轴的。绝缘层形成于所述陷阱丰富层上方。装置层形成于所述绝缘层上方，且包括半导体材料。等轴晶粒小于其它晶粒(例如，柱状晶粒)。由于所述陷阱丰富层中的大多数晶粒是等轴的，所以所述陷阱丰富层具有高晶界面积及高密度的载流子陷阱。所述高密度的载流子陷阱可例如减小寄生表面传导PSC的效应。
-
公开(公告)号：CN106486412B
公开(公告)日：2019-08-30
申请号：CN201610769404.6
申请日：2016-08-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种方法，包括对半导体衬底实施各向异性蚀刻以形成沟槽。该沟槽具有垂直侧壁和连接至垂直侧壁的圆形的底部。实施损坏去除步骤以去除半导体衬底的表面层，表面层暴露于沟槽。蚀刻沟槽的圆形的底部以形成斜直底面。填充沟槽以形成在沟槽中的沟槽隔离区域。本发明实施例涉及深沟槽隔离及其形成方法。
-
公开(公告)号：CN115000099A
公开(公告)日：2022-09-02
申请号：CN202210041224.1
申请日：2022-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本公开实施例涉及一种用于形成集成芯片的方法，包括：在衬底内形成包括第一掺杂类型的多个图像感测元件；实行第一移除工艺以在衬底内形成多个深沟槽，多个深沟槽将所述多个图像感测元件彼此隔开；实行外延生长工艺以在多个深沟槽内形成包括第一材料的隔离外延前体且在多个深沟槽内及隔离外延前体的多个侧壁之间形成包括第二材料的光吸收层，第二材料不同于第一材料；对光吸收层及隔离外延前体实行掺质活化工艺，以形成包括与第一掺杂类型相反的第二掺杂类型的掺杂隔离层；以及利用隔离填充结构来填充多个深沟槽的多个剩余部分。
-
公开(公告)号：CN112447667A
公开(公告)日：2021-03-05
申请号：CN202010279627.0
申请日：2020-04-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768 , H01L27/144
Abstract: 本公开的各种实施例涉及一种包括设置在半导体衬底内的第一衬底穿孔的集成芯片。半导体衬底具有分别在半导体衬底的相对侧上的前侧表面及背侧表面。半导体衬底包括从前侧表面延伸到背侧表面的第一掺杂沟道区。第一衬底穿孔至少由第一掺杂沟道区定义。导电接触件上覆于半导体衬底的背侧表面且包括上覆于第一衬底穿孔的第一导电层。第一导电层包括导电材料。上部导电层位于导电接触件之下。上部导电层的上表面与半导体衬底的背侧表面对准。上部导电层包括导电材料的硅化物。
-
公开(公告)号：CN110867460A
公开(公告)日：2020-03-06
申请号：CN201910185176.1
申请日：2019-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 在一些实施例中，提供了一种图像传感器的形成方法。该方法包括在半导体衬底中形成多个沟槽，其中，沟槽从半导体衬底的背侧延伸到半导体衬底中。在沟槽的下表面、沟槽的侧壁和半导体衬底的背侧上形成包括掺杂剂的外延层，其中，掺杂剂具有第一掺杂类型。将掺杂剂驱入半导体衬底中以沿外延层形成具有第一掺杂类型的第一掺杂区，其中，第一掺杂区将具有与第一掺杂类型相对的第二掺杂类型的第二掺杂区与沟槽的侧壁分离并且与半导体衬底的背侧分离。在半导体衬底的背侧上方形成介电层，其中，介电层填充沟槽以形成背侧深沟槽隔离结构。本发明的实施例还提供了CMOS图像传感器及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.03 seconds)
