-
公开(公告)号：CN110875333B
公开(公告)日：2023-12-26
申请号：CN201910609485.7
申请日：2019-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B51/30
Abstract: 在一个实施例中，本发明涉及存储器结构。存储器结构具有设置在衬底内的源极区和漏极区。选择栅极设置在源极区和漏极区之间的衬底上方。铁电随机存取存储器(FeRAM)器件设置在选择栅极和源极区之间的衬底上方。FeRAM器件包括布置在衬底和导电电极之间的铁电材料。本发明的实施例还涉及存储器结构、集成芯片和形成存储器结构的方法。本发明的实施例还涉及嵌入式铁电存储器单元。
-
公开(公告)号：CN115841986A
公开(公告)日：2023-03-24
申请号：CN202210553370.2
申请日：2022-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H10B53/00
Abstract: 本发明的实施例提供了一种集成芯片，包括衬底；下部介电结构，位于衬底上方；互连件，位于下部介电结构内；蚀刻停止层，位于下部介电结构上方；层间介电层，位于蚀刻停止层上方；一个或多个开口，延伸穿过层间介电层和蚀刻停止层；存储器单元，包括设置在一个或多个开口上方和一个或多个开口内下部电极、数据存储层和上部电极；其中，下部电极、数据存储层和上部电极中的每个延伸到一个或多个开口中并且位于横向于一个或多个开口的层间介电层上方。本发明的实施例还提供了形成集成芯片的方法。
-
公开(公告)号：CN107393902B
公开(公告)日：2022-01-07
申请号：CN201710282433.4
申请日：2017-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/60
Abstract: 本发明实施例涉及具有接触RRAM(电阻式随机存取存储器)器件的上电极的互连线的集成电路，以及形成方法。在一些实施例中，集成电路包括具有设置于下电极和上电极之间的介电数据存储层的RRAM器件。互连线接触上电极的上表面，并且互连通孔布置在互连线上。互连通孔从互连线的一个或多个最外侧壁回缩。互连线具有相对大的尺寸，其提供互连线和上电极之间的良好电连接，从而增加RRAM器件的工艺窗口。本发明实施例涉及用于RRAM技术的金属接合方法。
-
公开(公告)号：CN112310085A
公开(公告)日：2021-02-02
申请号：CN202010488850.6
申请日：2020-06-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11507
Abstract: 在实施例中，一种结构包括位于器件的第一区中的一个或多个第一晶体管，所述一个或多个第一晶体管支持器件的存储器存取功能。所述结构包括一个或多个铁电随机存取存储器电容器，所述一个或多个铁电随机存取存储器电容器在第一区中位于在所述一个或多个第一晶体管之上的第一金属间介电层中。所述结构还包括一个或多个金属‑铁电绝缘体‑金属解耦电容器，所述一个或多个金属‑铁电绝缘体‑金属解耦电容器在第一金属间介电层中位于器件的第二区中。金属‑铁电绝缘体‑金属电容器可包括两个或更多个串联耦合的电容器以用作分压器。
-
公开(公告)号：CN112054118A
公开(公告)日：2020-12-08
申请号：CN202010319847.1
申请日：2020-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00
Abstract: 本申请的各个实施例针对一种电阻式随机存取存储器(RRAM)单元，RRAM单元包括阻挡层以在RRAM单元的操作期间约束金属阳离子的移动。在一些实施例中，RRAM单元还包括底部电极、顶部电极、切换层和有源金属层。切换层、阻挡层和有源金属层堆叠在底部电极和顶部电极之间，并且阻挡层位于切换层和有源金属层之间。阻挡层是导电的，并且阻挡层的晶格常数小于有源金属层的晶格常数。本发明的实施例还涉及集成芯片及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN107086049B
公开(公告)日：2020-12-01
申请号：CN201710083075.4
申请日：2017-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 本公开实施例提供一种电阻式随机存取存储器阵列的操作方法与集成电路芯片，执行电阻式随机存取存储器(RRAM)单元的读取操作的方法与装置。通过施加非零偏压至未选择的位元线与选择线，借此在不损害对应的存取晶体管的情况下增加读取电流窗口。在一些实施例中，可通过施加第一读取电压至耦接包括被选择的RRAM装置的一RRAM单元列的字线，藉此启动字线。第二读取电压被施加至耦接被选择的RRAM装置的第一电极的位元线。一或多个非零偏压被施加在耦接RRAM单元列中具有未选择的RRAM装置的RRAM单元的位元线与选择线。
-
公开(公告)号：CN104167422B
公开(公告)日：2017-12-19
申请号：CN201410206061.3
申请日：2014-05-15
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/146 , H01L45/08 , H01L45/1253 , H01L45/1616 , H01L45/1675
Abstract: 本发明提供了一种半导体结构，该半导体结构包括存储区。在存储区上设置存储器结构。存储器结构包括第一电极、可变电阻层、保护间隔件以及第二电极。第一电极具有位于存储区上的顶面和第一外侧壁表面。可变电阻层具有第一部分和第二部分。第一部分设置在第一电极的顶面的上方而第二部分从第一部分处向上延伸。保护间隔件设置在第一电极的顶面的部分的上方并且至少包围可变电阻层的第二部分。保护间隔件可被配置为保护可变电阻层内的至少一条导电路径。保护间隔件具有与第一电极的第一外侧壁表面基本对齐的第二外侧壁表面。第二电极设置在可变电阻层的上方。本发明还提供了一种形成可变电阻存储器结构的方法。
-
公开(公告)号：CN107393902A
公开(公告)日：2017-11-24
申请号：CN201710282433.4
申请日：2017-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/60
CPC classification number: H01L27/2463 , H01L23/5226 , H01L23/528 , H01L27/2436 , H01L45/1233 , H01L45/146 , H01L45/1608 , H01L45/1675 , H01L24/43
Abstract: 本发明实施例涉及具有接触RRAM(电阻式随机存取存储器)器件的上电极的互连线的集成电路，以及形成方法。在一些实施例中，集成电路包括具有设置于下电极和上电极之间的介电数据存储层的RRAM器件。互连线接触上电极的上表面，并且互连通孔布置在互连线上。互连通孔从互连线的一个或多个最外侧壁回缩。互连线具有相对大的尺寸，其提供互连线和上电极之间的良好电连接，从而增加RRAM器件的工艺窗口。本发明实施例涉及用于RRAM技术的金属接合方法。
-
公开(公告)号：CN103715353B
公开(公告)日：2017-09-12
申请号：CN201310150891.4
申请日：2013-04-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 涂国基
IPC: H01L45/00
CPC classification number: H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1675
Abstract: 可变电阻存储结构及其形成方法。一种半导体结构包括可变电阻存储结构。该半导体结构还包括介电层。可变电阻存储结构的一部分位于介电层上方。可变电阻存储结构包括嵌入介电层中的第一电极；设置在第一电极和一部分介电层的上方的可变电阻层；设置在可变电阻层上方的第二电极。
-
公开(公告)号：CN107086049A
公开(公告)日：2017-08-22
申请号：CN201710083075.4
申请日：2017-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C13/00
Abstract: 本公开实施例提供一种电阻式随机存取存储器阵列的操作方法与集成电路芯片，执行电阻式随机存取存储器(RRAM)单元的读取操作的方法与装置。通过施加非零偏压至未选择的位元线与选择线，借此在不损害对应的存取晶体管的情况下增加读取电流窗口。在一些实施例中，可通过施加第一读取电压至耦接包括被选择的RRAM装置的一RRAM单元列的字线，藉此启动字线。第二读取电压被施加至耦接被选择的RRAM装置的第一电极的位元线。一或多个非零偏压被施加在耦接RRAM单元列中具有未选择的RRAM装置的RRAM单元的位元线与选择线。
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.042 seconds)
