半导体器件及其形成方法
    13.
    发明授权

    公开(公告)号:CN113540148B

    公开(公告)日:2024-02-09

    申请号:CN202110726349.3

    申请日:2021-06-29

    Abstract: 本申请的实施例提供了一种半导体器件,包括:衬底,具有第一侧和第二侧;第一晶体管,包括位于第一突起上方的第一栅极以及插入第一突起的第一源极区域和第一漏极区域;第一掩埋接触件,设置为与第一突起相邻并具有延伸到衬底中的至少一部分;第一接触塞,设置在第一漏极区域上方;第一导线,设置在第一接触塞上方并通过第一接触塞电连接至第一漏极区域;第一通孔,穿过衬底并连接第一掩埋接触件;以及第二导线,设置在衬底的第二侧上方并电连接至第一通孔。第一掩埋接触件电连接到第一源极区域或第一栅极。根据本申请的其他实施例,还提供了形成半导体器件的方法。

    存储器、存储器器件和制造方法
    14.
    发明公开

    公开(公告)号:CN116249429A

    公开(公告)日:2023-06-09

    申请号:CN202210966695.3

    申请日:2022-08-12

    Abstract: 本申请的实施例公开了存储器、存储器器件和制造方法。具体地,公开了一种包括底部电极桥和重叠并物理耦合到底部电极桥的自旋轨道扭矩结构的磁存储器器件及其制造方法。在一个实施例中,一种存储器包括在第一通孔上的第一电极;在第二通孔上的第二电极;结构物理耦合且电耦合到第一电极和第二电极的自旋轨道扭矩(SOT)结构,SOT结构与第一电极和第二电极重叠;以及在SOT结构上的磁隧道结(MTJ)。

    半导体器件及其制造方法
    17.
    发明公开

    公开(公告)号:CN113707603A

    公开(公告)日:2021-11-26

    申请号:CN202110987417.1

    申请日:2021-08-26

    Abstract: 一种半导体器件及其制造方法。半导体器件包括半导体衬底及内连结构。内连结构设置在半导体衬底之上。内连结构包括第一导电线、第二导电线及双向阈值开关。第一导电线在第一方向上彼此平行地延伸。第二导电线堆叠在第一导电线之上且在与第一方向垂直的第二方向上彼此平行地延伸。双向阈值开关设置在第一导电线与第二导电线之间。双向阈值开关包含三元GeCTe材料。三元GeCTe材料实质上由碳、锗及碲组成。在三元GeCTe材料中,碳含量介于10原子百分比到30原子百分比范围内且锗含量介于10原子百分比到65原子百分比范围内。

    存储器装置
    18.
    发明公开

    公开(公告)号:CN114665008A

    公开(公告)日:2022-06-24

    申请号:CN202210197132.2

    申请日:2022-03-01

    Abstract: 提供一种存储器装置。存储器装置包括基底、自旋轨道扭矩层和磁性穿隧接面。磁性穿隧接面与自旋轨道扭矩层堆叠于基底之上,且包括合成自由层、阻障层和参考层。合成自由层包括合成反铁磁结构、第一间隔件层和自由层,其中合成反铁磁结构设置在自旋轨道扭矩层和自由层之间。阻障层设置在合成自由层旁。参考层设置在阻障层旁。

    存储器件、形成存储器件的方法以及存储阵列

    公开(公告)号:CN114664879A

    公开(公告)日:2022-06-24

    申请号:CN202111127724.9

    申请日:2021-09-26

    Abstract: 提供一种存储器件及其形成方法。存储器件包括:选择器;磁性隧道结(MTJ)结构,设置在选择器上;自旋轨道扭矩(SOT)层,设置在选择器与MTJ结构之间,其中SOT层具有与选择器的侧壁对准的侧壁;晶体管,其中晶体管具有电耦合到MTJ结构的漏极;字线,电耦合到晶体管的栅极;位线,电耦合到SOT层;第一源极线,电耦合到晶体管的源极;以及第二源极线,电耦合到选择器,其中晶体管被配置成控制在位线与第二源极线之间流动的写入信号,且控制在位线与第一源极线之间流动的读取信号。

    半导体器件及其形成方法
    20.
    发明公开

    公开(公告)号:CN113540148A

    公开(公告)日:2021-10-22

    申请号:CN202110726349.3

    申请日:2021-06-29

    Abstract: 本申请的实施例提供了一种半导体器件,包括:衬底,具有第一侧和第二侧;第一晶体管,包括位于第一突起上方的第一栅极以及插入第一突起的第一源极区域和第一漏极区域;第一掩埋接触件,设置为与第一突起相邻并具有延伸到衬底中的至少一部分;第一接触塞,设置在第一漏极区域上方;第一导线,设置在第一接触塞上方并通过第一接触塞电连接至第一漏极区域;第一通孔,穿过衬底并连接第一掩埋接触件;以及第二导线,设置在衬底的第二侧上方并电连接至第一通孔。第一掩埋接触件电连接到第一源极区域或第一栅极。根据本申请的其他实施例,还提供了形成半导体器件的方法。

Patent Agency Ranking