基于底电极平行向电压控制的SOT-MRAM及制造方法

    公开(公告)号:CN113178518B

    公开(公告)日:2022-08-02

    申请号:CN202110453425.8

    申请日:2021-04-26

    摘要: 本发明涉及一种基于底电极平行向电压控制的SOT‑MRAM及制造方法,属于半导体器件及其制造技术领域,解决了现有技术中SOT‑MRAM难以实现便于集成和产业化的磁矩定向翻转的问题。包括铁电薄膜层,设置有两个金属电极,通过两个金属电极向铁电薄膜层施加第一电压;底电极,位于铁电薄膜层之上并设置于铁电薄膜层中部,呈长条形,在底电极两端施加第二电压;隧道结,位于底电极之上并设置于底电极中部,包括由下至上依次层叠的自由层、隧穿层和参考层;其中,两个金属电极相对设置在铁电薄膜层相对的两个边缘上,并位于所在边缘中线的一侧,且两个边缘位于底电极短边方向的两侧,通过所述两个金属电极施加第一电压的方向与底电极长边方向平行。

    一种电流传感器及其封装工艺

    公开(公告)号:CN114464730B

    公开(公告)日:2022-07-01

    申请号:CN202210386544.0

    申请日:2022-04-14

    摘要: 本发明提供一种电流传感器封装工艺,包括以下步骤:将芯片倒装在框架上,并将框架和芯片进行电连接;将芯片和框架进行塑封,同时漏出框架两侧的延伸端,并利用塑封层形成产品外壳;利用切割成型机将框架两端进行切割形成管脚,并获得电流传感器成品。本发明用以实现在对电流传感器进行生产过程中,利用新的生产工艺提高电流传感器的良品率;减少在塑封过程中芯片和引脚的线束出现断开或虚接的情况,提高产品稳定性,以及提高电流传感器的使用寿命。

    一种闭环电流检测模块结构及封装方法

    公开(公告)号:CN114361334A

    公开(公告)日:2022-04-15

    申请号:CN202111657792.6

    申请日:2021-12-30

    发明人: 钟小军 刘春森

    摘要: 本发明提供一种闭环电流检测模块结构及封装方法,所述闭环电流检测模块封装方法包括:预封装,提供原边框架、注塑连接体、副边框架、以及检测芯片并装配固定形成注塑一体框架;所述注塑连接体用于固定所述原边框架和副边框架;所述检测芯片设置在所述副边框架上;反馈线圈装配,提供一磁芯和反馈线圈,将所述注塑一体框架与所述磁芯、反馈线圈装配固定;检测芯片固定在所述磁芯的磁芯气息间。成型封装,提供一封装外壳,封装所述磁芯、反馈线圈、以及检测芯片,弯折所述原边框架以及副边框架,并完成剪筋成型。本发明通过采用注塑一体框架的封装结构,提高电流检测模块的稳定性,同时缩小了产品的体积,具有易安装的优点。

    霍尔集成式传感器和对应的制造工艺

    公开(公告)号:CN114096865A

    公开(公告)日:2022-02-25

    申请号:CN202080049844.9

    申请日:2020-07-08

    摘要: 提供一种集成式霍尔传感器,该集成式霍尔传感器具有:半导体材料的主晶圆(10),该主晶圆具有衬底(101),该衬底具有第一表面(101a)和第二表面(101b),该第二表面(101b)沿竖向轴线(y)与第一表面(101a)相反;霍尔传感器端子(1、2、3、4;1'、2'、3'、4'),该霍尔传感器端子被布置在衬底(101)的第一表面(101a)和第二表面(101b)中的至少一个处;在衬底(101)中的隔离结构(109),该隔离结构限定集成式霍尔传感器的霍尔传感器板(103),霍尔传感器端子被布置在隔离结构(109)中。此外,集成式霍尔传感器具有被集成在晶圆(10)中的测试或校准线圈,该测试或校准线圈具有至少部分地由被布置在衬底(101)的第一表面(101a)和第二表面(101b)上方的金属部分(130b、170b;130a、170a)形成的多个绕组并且限定完全包围霍尔传感器板(103)的内体积(1001)。

    一种半导体钝化结构的制备方法

    公开(公告)号:CN114038761A

    公开(公告)日:2022-02-11

    申请号:CN202111155172.2

    申请日:2021-09-29

    发明人: 李鑫

    摘要: 本发明公开一种半导体钝化结构的制备方法,包括:S1:形成第一钝化层包裹功能层与第一金属层;S2:对第一钝化层进行去除;S3:在第一钝化层上制备形成第一光刻胶层;S4:在第一金属层上形成第二金属层,并在第二金属层上形成第二缺口,第二缺口位于第一钝化层上方部分区域;S5:形成第二钝化层;S6:部分去除覆盖于第二金属层的上表面的第二钝化层;S7:在第二钝化层上制备形成保护层。本发明有益效果在于:通过设置多层薄膜组成的钝化层,钝化层与金属层边缘相互交叠、降低钝化层残余应力,同时具有极好的致密性、抗湿热性、抗杂质离子进入、高击穿电压、强附着力,使得钝化层对化合物半导体表面态抑制效果更强,器件性能参数表现与稳定性更优。

    3D霍尔磁传感器及其制造方法
    7.
    发明公开

    公开(公告)号:CN113764575A

    公开(公告)日:2021-12-07

    申请号:CN202110902648.8

    申请日:2021-08-06

    发明人: 何渊

    摘要: 本发明的实施例公开了3D霍尔磁传感器及其制造方法。所述3D霍尔磁传感器包括3D框架结构,所述3D框架结构至少包括彼此正交连接的3个表面,其中所述3D框架结构的3个表面由可弯折基板形成;3个霍尔元件芯片,分别设置在所述3个表面上;粘结层,所述粘结层将所述3个霍尔元件芯片分别键合到3个表面上。所述3个霍尔元件芯片的电极部彼此并联连接并以引脚的形式在3个表面上的一个表面上引出。本发明属于半导体技术领域。所述3D霍尔磁传感器能够进行3D空间检测、占用空间小、集成度高。

    集成式霍尔磁传感器及其制造方法

    公开(公告)号:CN113759295A

    公开(公告)日:2021-12-07

    申请号:CN202110905921.2

    申请日:2021-08-06

    发明人: 何渊

    摘要: 本发明的实施例公开了集成式霍尔磁传感器及其制造方法。所述集成式霍尔磁传感器包括引线框架;至少两个霍尔元件芯片,所述至少两个霍尔元件芯片设置在引线框架上,并且所述至少两个霍尔元件芯片上下叠置在一起;磁轭,所述磁轭设置在所述至少两个霍尔元件芯片中的顶部霍尔元件芯片的中心,其中所述至少两个霍尔元件芯片串联连接在一起以形成所述集成式霍尔磁传感器。本发明属于半导体技术领域。所述集成式霍尔磁传感器具有高灵敏度或超高灵敏度,通过叠置至少一个霍尔芯片于另一个霍尔芯片上大幅提高了封装集成度并提高了霍尔器件输出。

    SOT-MRAM存储单元及其制备方法
    9.
    发明公开

    公开(公告)号:CN113690366A

    公开(公告)日:2021-11-23

    申请号:CN202110945619.X

    申请日:2021-08-17

    发明人: 杨美音 罗军

    摘要: 本发明提供一种SOT‑MRAM存储单元及其制备方法,该SOT‑MRAM存储单元包括:磁性隧道结,包括从下至上依次层叠的自由层、势垒层和参考层,自由层具有方向可变的垂直磁化,参考层具有方向固定的垂直磁化;位于磁性隧道结下方的自旋轨道耦合层,与自由层接触,自旋轨道耦合层用于产生自旋轨道矩,以使自由层磁化翻转;位于自旋轨道耦合层上方且环绕于磁性隧道结四周侧壁的铁磁层,铁磁层为面内水平磁化,磁化方向平行于自旋轨道矩耦合层中通过的写电流方向,以对磁性隧道结产生一个水平磁场。本发明能够在无外加磁场的条件下,利用自旋轨道矩实现自由层确定性的磁化翻转。