-
公开(公告)号:CN102341898A
公开(公告)日:2012-02-01
申请号:CN200980157760.0
申请日:2009-03-02
Applicant: 丰田自动车株式会社
IPC: H01L21/338 , H01L29/778 , H01L29/812
CPC classification number: H01L29/7787 , H01L29/2003 , H01L29/41766 , H01L29/66462 , H01L29/7788
Abstract: 本发明提供一种能够抑制漏电流的产生的纵型的氮化物半导体装置以及该氮化物半导体装置的制造方法。氮化物半导体装置(100)为纵型的HEMT,其具有:n-型的GaN的第一氮化物半导体层(2);p+型的GaN的第二氮化物半导体层(6a、6b);n-型的GaN的第三氮化物半导体层(9);与第三氮化物半导体层(9)的表面异质接合的、n-型的AlGaN的第四氮化物半导体层(8)。在从第三氮化物半导体层(9)的边缘隔开的位置处设置有开口(11a、11b),所述开口(11a、11b)贯穿第三氮化物半导体层(9)并到达第二氮化物半导体层(6a、6b)的表面。开口(11a、11b)内设置有源极电极(12a、12b)。与源极电极(21a、12b)相接的蚀刻损伤(7b)被未形成蚀刻损伤的区域包围。
-
公开(公告)号:CN102299180A
公开(公告)日:2011-12-28
申请号:CN201110175094.2
申请日:2011-06-22
CPC classification number: H01L29/7813 , H01L29/0619 , H01L29/0661 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/407 , H01L29/66068 , H01L29/7397 , H01L29/7811 , H01L29/8613
Abstract: 本发明涉及一种半导体器件,包括:半导体衬底(4)和电场末端部(13)。半导体衬底(4)包括衬底(1)、设置在所述衬底(1)的表面上的漂移层(2)以及设置在所述漂移层(2)的表面上的基极层(3)。所述半导体衬底(4)被划分为其中设置有半导体元件的单元区和包围所述单元区的外围区。基极部分(3)具有位于贯穿所述单元区和所述外围区的同一平面上的底面,并且提供位于所述外围区中的电场缓和层(3a)。所述电场末端部(13)包围所述电场缓和层(3a)的一部分和所述单元区,并且从所述电场缓和层(3a)的表面穿透所述电场缓和层(3a)到达所述漂移层(2)。
-
公开(公告)号:CN102162134A
公开(公告)日:2011-08-24
申请号:CN201110042966.8
申请日:2011-02-18
CPC classification number: H01L21/02529 , C30B29/36 , C30B33/02 , H01L21/02378 , H01L21/02658 , H01L21/02667 , H01L29/66068
Abstract: 在碳化硅衬底的制造方法中,制备由碳化硅制成的含缺陷的衬底(2)。含缺陷的衬底(2)具有前表面、与前表面相对的后表面、和接近于前表面的表面部分(2a)。含缺陷的衬底(2)在表面部分(2a)包括螺型位错。对含缺陷的衬底(2)的前表面施加外力从而减少表面部分(2a)的结晶性。施加外力后,热处理含缺陷的衬底(2)从而恢复表面部分(2a)的结晶性。
-
公开(公告)号:CN100530687C
公开(公告)日:2009-08-19
申请号:CN200580024191.4
申请日:2005-06-22
Applicant: 丰田自动车株式会社
IPC: H01L29/778 , H01L21/335
Abstract: 本发明涉及一种半导体器件,其具有p-GaN层(32)、SI-GaN层(62)、AlGaN层(34)被层叠的层叠结构,并且具有形成在AlGaN层(34)的顶表面侧的栅电极(44)。AlGaN层(34)具有比p-GaN层(32)和SI-GaN层(62)更宽的带隙。而且,SI-GaN层(62)的杂质浓度小于1×1017cm-3。可以实现具有稳定的常断操作的、包括III-V族半导体的半导体器件。
-
公开(公告)号:CN101057336A
公开(公告)日:2007-10-17
申请号:CN200580039042.5
申请日:2005-11-14
Applicant: 丰田自动车株式会社
IPC: H01L29/06 , H01L29/812 , H01L29/78 , H01L29/739 , H01L29/808 , H01L29/80 , H01L29/861 , H01L29/08 , H01L29/20 , H01L29/778
CPC classification number: H01L29/7802 , H01L29/0649 , H01L29/0653 , H01L29/0692 , H01L29/0696 , H01L29/0843 , H01L29/0847 , H01L29/0891 , H01L29/2003 , H01L29/41 , H01L29/778 , H01L29/7788 , H01L29/8122
Abstract: 一种半导体器件,其具有漏极22、半导体基板32、覆盖半导体基板32的表面的一部分并且在半导体基板32的表面上留下非覆盖表面55的电流调节层42、覆盖电流调节层42表面的半导体层50,以及形成在半导体层50表面的源极62。漂移区56、通道形成区54和源区52形成在半导体层50内。漏极22连接到电源的第一端子,并且源极62连接到电源的第二端子。根据该半导体器件50,可以增加耐受电压或者减少漏电的发生。
-
公开(公告)号:CN109427906B
公开(公告)日:2021-07-30
申请号:CN201810952249.0
申请日:2018-08-21
Applicant: 丰田自动车株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明提供一种半导体装置,具备半导体基板、上表面电极、下表面电极及经由栅极绝缘膜而设于沟槽内的栅电极。半导体基板具有与上表面电极接触的P型体层、介于体层与下表面电极之间的n型漂移层、沿着沟槽的底面设置的p型浮置区及沿着沟槽的侧面在体层与浮置区之间延伸的p型连接区。沟槽沿着俯视时的长边方向具有未设置连接区的第一区间及设置有连接区的第二区间。而且,第二区间中的沟槽的侧面的倾倒角度比第一区间中的沟槽的侧面的倾倒角度大。
-
公开(公告)号:CN106165103B
公开(公告)日:2019-07-16
申请号:CN201580018706.3
申请日:2015-02-10
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
CPC classification number: H01L29/7811 , H01L21/761 , H01L29/06 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/12 , H01L29/408 , H01L29/4236 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 提供一种能实现更高耐压的半导体器件及其制造方法。所提供的半导体器件具有:p型的第四区,其与栅极沟槽的下端相接;终端沟槽,其在第二区的外侧形成于半导体基板的表面;p型的下端p型区,其与终端沟槽的下端相接;p型的侧面p型区,其与终端沟槽的外周侧的侧面相接,且与下端p型区相连,并在半导体基板的表面露出;p型的多个保护环区,其形成于比侧面p型区靠外周侧处,且在表面露出。
-
公开(公告)号:CN108172632A
公开(公告)日:2018-06-15
申请号:CN201711159622.9
申请日:2017-11-20
Applicant: 丰田自动车株式会社
IPC: H01L29/872 , H01L21/265 , H01L21/329
Abstract: 本发明提供一种抑制肖特基电极的势垒高度的偏差的半导体装置的制造方法。半导体装置的制造方法具有:向SiC晶圆的表面注入含氧的带电粒子的工序;及在注入了所述带电粒子之后,在所述表面上形成相对于所述SiC晶圆进行肖特基接触的肖特基电极的工序。通过注入含氧的带电粒子,能够准确地控制肖特基界面的氧量。由此,能够准确地控制势垒高度。
-
公开(公告)号:CN108133881A
公开(公告)日:2018-06-08
申请号:CN201711159927.X
申请日:2017-11-20
Applicant: 丰田自动车株式会社
CPC classification number: H01L29/47 , H01L21/0465 , H01L21/0495 , H01L21/28537 , H01L21/28581 , H01L29/0619 , H01L29/1608 , H01L29/6606 , H01L29/66143 , H01L29/872 , H01L21/02 , H01L21/68
Abstract: 本发明提供一种半导体装置的制造方法,能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中,在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中,在对负载锁定室和成膜室进行了减压的状态下,反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中,从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中,使表面电极与主半导体晶片进行肖特基接触。
-
公开(公告)号:CN104718624B
公开(公告)日:2018-02-13
申请号:CN201380041833.6
申请日:2013-08-06
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/66734 , H01L21/049 , H01L21/28158 , H01L21/30604 , H01L29/045 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/7397 , H01L29/7813
Abstract: 在具备具有沟槽栅结构(9)的纵型开关元件的碳化硅半导体装置的制造方法中,使用相对于(0001)面或(000-1)面具有偏轴角的衬底(1),以使沟槽(6)的侧壁面朝向(11-20)面或(1-100)面的方式,将沟槽(6)从源区(4)的表面形成到将基区(3)贯通并到达漂移层(2)的深度,在上述沟槽(6)的形成后不进行牺牲氧化,形成栅氧化膜(7)。
-
-
-
-
-
-
-
-
-