-
公开(公告)号：CN107919383B
公开(公告)日：2020-01-31
申请号：CN201710887817.9
申请日：2017-09-27
Abstract: 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号：CN118380457A
公开(公告)日：2024-07-23
申请号：CN202410066750.2
申请日：2024-01-17
IPC: H01L29/06 , H01L29/16 , H01L29/861 , H01L21/329 , H01L29/423 , H01L29/78 , H01L27/07
Abstract: 本发明提供二极管、内置二极管的场效应晶体管及二极管的制造方法。本发明提供一种在具备由SiC构成的半导体基板的二极管中使蓄积于n型的半导体区域的空穴的量降低来抑制通电劣化的技术。在具备由SiC构成的半导体基板的二极管中，半导体基板具备：p型的第一半导体区域；漂移区域，其从下侧与第一半导体区域相接；以及n型的第二半导体区域，其从下侧与漂移区域相接。漂移区域具有使多个p型柱区域和多个n型柱区域沿横向交替地配置的构造。在漂移区域的深度方向的一部分，设有跨多个p型柱区域和多个n型柱区域分布的特定区域。在特定区域内，p型柱区域的有效p型杂质浓度比其周围低，n型柱区域的有效n型杂质浓度比其周围高。
-
公开(公告)号：CN115954360A
公开(公告)日：2023-04-11
申请号：CN202211208581.9
申请日：2022-09-30
IPC: H01L27/088 , H01L21/8232
Abstract: 本公开涉及一种半导体装置及其制造方法，在该半导体装置中，在沿深度方向上的杂质浓度的浓度分布中，在位于与栅极电极(27)的下端部相同深度处的部分和位于与栅极电极的上端部相同深度处的部分之间的位置处，基层(21)具有低浓度峰值。杂质区域(22)在第一峰值位置与第二峰值位置之间的位置处在深度方向上具有与基层的边界，在所述第一峰值位置处，在位于与下端部相同深度处的部分与低浓度峰的位置之间基层的杂质浓度最大，在所述第二峰值位置处，在低浓度峰值的位置与位于跟上端部分相同深度处的部分之间基层的杂质浓度最大。
-
公开(公告)号：CN115939210A
公开(公告)日：2023-04-07
申请号：CN202211209561.3
申请日：2022-09-30
Inventor： 斋藤顺
IPC: H01L29/78
Abstract: 一种碳化硅半导体器件，其包括具有第一导电类型区(4)、栅沟槽结构、层间绝缘膜(9)、第一电极(10)和凹部(12)的半导体元件。栅沟槽结构具有栅沟槽(6)。第一电极包括金属层(10a)、阻挡金属(10b)、电极层(10c)、和突起(10bc)。突起具有分别布置在栅沟槽的两侧的第一突出部和第二突出部。电极层具有嵌入在凹部中的部分。在栅沟槽的宽度方向上第一突出部的梢端与第二突出部的梢端的距离(W1)小于电极层在所述突起下方的部分的宽度(W2)。
-
公开(公告)号：CN109075197A
公开(公告)日：2018-12-21
申请号：CN201680082528.5
申请日：2016-12-26
IPC: H01L29/78 , H01L29/739 , H01L29/06
Abstract: 提供了一种沟槽栅半导体开关元件。所述元件的半导体衬底包括：第二导电类型底部区，其与所述沟槽的底表面处的所述栅极绝缘层接触；以及第一导电类型第二半导体区，其从与所述体区的下表面接触的位置延伸到与所述底部区的下表面接触的位置。所述底部区包括：第一底部区，其与位于所述沟槽的纵向上的端部处的所述底表面的第一范围中的所述栅极绝缘层接触，并且从所述底表面延伸到第一位置；以及第二底部区，其与在邻近所述第一范围的第二范围中的所述栅极绝缘层接触，并且从所述底表面延伸到比所述第一位置更低的第二位置。
-
Patent Agency Ranking
公开(公告)号：CN117855272A
公开(公告)日：2024-04-09
申请号：CN202311237295.X
申请日：2023-09-25
Inventor： 斋藤顺
IPC: H01L29/78 , H01L29/423 , H01L29/10
Abstract: 开关元件具有源极电极(48)和在设置于半导体基板(12)的多个沟槽(20)内配置的栅极电极(42)。在将各沟槽的长度方向设为第一方向且第二方向与所述第一方向交叉时，各沟槽以满足如下的条件的方式一边向第二方向位移一边沿着第一方向延伸，所述的条件是：由相邻的沟槽夹持的半导体区域即各沟槽间区域(30)具有多个窄幅部(31)和与窄幅部相比在第二方向上的宽度更宽的多个宽幅部(32)；以及在半导体基板的上表面上窄幅部与宽幅部沿着第一方向交替地配置且窄幅部与宽幅部隔着沟槽沿着第二方向交替地配置。源极区域(50)跨窄幅部和宽幅部地分布，在宽幅部内与源极电极相接。
-
公开(公告)号：CN109075196B
公开(公告)日：2021-09-03
申请号：CN201680082465.3
申请日：2016-12-26
IPC: H01L29/78 , H01L29/739 , H01L29/06
Abstract: 提供了一种沟槽栅半导体开关元件。该元件的半导体衬底包括：第二导电类型的底部区，其在沟槽的底表面处与栅极绝缘层接触；以及第一导电类型的第二半导体区，其从与体区的下表面接触的位置延伸到与底部区的下表面接触的位置，并且在体区的下侧与栅极绝缘层接触。底部区包括：低浓度区，其在底表面之中的位于沟槽在纵向上的端部处的第一范围中与栅极绝缘层接触；以及高浓度区，其在底表面之中的与第一范围相邻的第二范围中与栅极绝缘层接触。
-
公开(公告)号：CN106165103A
公开(公告)日：2016-11-23
申请号：CN201580018706.3
申请日：2015-02-10
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
CPC classification number: H01L29/7811 , H01L21/761 , H01L29/06 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/12 , H01L29/408 , H01L29/4236 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 提供一种能实现更高耐压的半导体器件及其制造方法。所提供的半导体器件具有：p型的第四区，其与栅极沟槽的下端相接；终端沟槽，其在第二区的外侧形成于半导体基板的表面；p型的下端p型区，其与终端沟槽的下端相接；p型的侧面p型区，其与终端沟槽的外周侧的侧面相接，且与下端p型区相连，并在半导体基板的表面露出；p型的多个保护环区，其形成于比侧面p型区靠外周侧处，且在表面露出。
-
公开(公告)号：CN105580139A
公开(公告)日：2016-05-11
申请号：CN201480052481.9
申请日：2014-09-22
IPC: H01L29/06 , H01L29/78 , H01L29/739
CPC classification number: H01L29/0634 , H01L29/0623 , H01L29/0661 , H01L29/1095 , H01L29/4236 , H01L29/42368 , H01L29/7397 , H01L29/7811 , H01L29/7813
Abstract: 一种半导体装置(10)，包括半导体基板(11)。该半导体基板的元件区域(12)包括具有第一导电类型的第一体区域(36a)，具有第二导电类型的第一漂移区(32a)，以及多个第一浮动区域(34)，各所述第一浮动区域具有所述第一导电类型。终端区域包括具有所述第二导电类型的第二漂移区(32b)，以及多个第二浮动区域(37)，各所述第二浮动区域具有所述第一导电类型。各所述第二浮动区域被所述第二漂移区所围绕。当第一漂移区的中心的深度被看作参考深度时，至少一个第二浮动区域被配置成比每个第一浮动区域更接近于所述参考深度。
-
公开(公告)号：CN119815881A
公开(公告)日：2025-04-11
申请号：CN202411368061.3
申请日：2024-09-29
Abstract: 一种半导体装置及其制造方法。半导体装置具备半导体基板。半导体基板具备p型的第一半导体层、配置于第一半导体层的下侧的漂移层、以及配置于漂移层的下侧的n型的第二半导体层。漂移层具有第一导电型的第一半导体区域、以及在第一半导体区域中分散配置的多个第二导电型的第二半导体区域和多个第二导电型的第三半导体区域。第二半导体区域具有在沿着半导体基板的上表面的第一方向上较长的形状，第三半导体区域具有在沿着半导体基板的上表面并且与第一方向正交的第二方向上较长的形状。第二半导体区域和第三半导体区域沿着第一方向隔开间隔地交替配置，并且沿着第二方向隔开间隔地交替配置。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.043 seconds)
