-
公开(公告)号：CN117855272A
公开(公告)日：2024-04-09
申请号：CN202311237295.X
申请日：2023-09-25
Inventor： 斋藤顺
IPC: H01L29/78 , H01L29/423 , H01L29/10
Abstract: 开关元件具有源极电极(48)和在设置于半导体基板(12)的多个沟槽(20)内配置的栅极电极(42)。在将各沟槽的长度方向设为第一方向且第二方向与所述第一方向交叉时，各沟槽以满足如下的条件的方式一边向第二方向位移一边沿着第一方向延伸，所述的条件是：由相邻的沟槽夹持的半导体区域即各沟槽间区域(30)具有多个窄幅部(31)和与窄幅部相比在第二方向上的宽度更宽的多个宽幅部(32)；以及在半导体基板的上表面上窄幅部与宽幅部沿着第一方向交替地配置且窄幅部与宽幅部隔着沟槽沿着第二方向交替地配置。源极区域(50)跨窄幅部和宽幅部地分布，在宽幅部内与源极电极相接。
-
公开(公告)号：CN118380457A
公开(公告)日：2024-07-23
申请号：CN202410066750.2
申请日：2024-01-17
IPC: H01L29/06 , H01L29/16 , H01L29/861 , H01L21/329 , H01L29/423 , H01L29/78 , H01L27/07
Abstract: 本发明提供二极管、内置二极管的场效应晶体管及二极管的制造方法。本发明提供一种在具备由SiC构成的半导体基板的二极管中使蓄积于n型的半导体区域的空穴的量降低来抑制通电劣化的技术。在具备由SiC构成的半导体基板的二极管中，半导体基板具备：p型的第一半导体区域；漂移区域，其从下侧与第一半导体区域相接；以及n型的第二半导体区域，其从下侧与漂移区域相接。漂移区域具有使多个p型柱区域和多个n型柱区域沿横向交替地配置的构造。在漂移区域的深度方向的一部分，设有跨多个p型柱区域和多个n型柱区域分布的特定区域。在特定区域内，p型柱区域的有效p型杂质浓度比其周围低，n型柱区域的有效n型杂质浓度比其周围高。
-
公开(公告)号：CN115954360A
公开(公告)日：2023-04-11
申请号：CN202211208581.9
申请日：2022-09-30
IPC: H01L27/088 , H01L21/8232
Abstract: 本公开涉及一种半导体装置及其制造方法，在该半导体装置中，在沿深度方向上的杂质浓度的浓度分布中，在位于与栅极电极(27)的下端部相同深度处的部分和位于与栅极电极的上端部相同深度处的部分之间的位置处，基层(21)具有低浓度峰值。杂质区域(22)在第一峰值位置与第二峰值位置之间的位置处在深度方向上具有与基层的边界，在所述第一峰值位置处，在位于与下端部相同深度处的部分与低浓度峰的位置之间基层的杂质浓度最大，在所述第二峰值位置处，在低浓度峰值的位置与位于跟上端部分相同深度处的部分之间基层的杂质浓度最大。
-
公开(公告)号：CN115939210A
公开(公告)日：2023-04-07
申请号：CN202211209561.3
申请日：2022-09-30
Inventor： 斋藤顺
IPC: H01L29/78
Abstract: 一种碳化硅半导体器件，其包括具有第一导电类型区(4)、栅沟槽结构、层间绝缘膜(9)、第一电极(10)和凹部(12)的半导体元件。栅沟槽结构具有栅沟槽(6)。第一电极包括金属层(10a)、阻挡金属(10b)、电极层(10c)、和突起(10bc)。突起具有分别布置在栅沟槽的两侧的第一突出部和第二突出部。电极层具有嵌入在凹部中的部分。在栅沟槽的宽度方向上第一突出部的梢端与第二突出部的梢端的距离(W1)小于电极层在所述突起下方的部分的宽度(W2)。
-
公开(公告)号：CN119815881A
公开(公告)日：2025-04-11
申请号：CN202411368061.3
申请日：2024-09-29
Abstract: 一种半导体装置及其制造方法。半导体装置具备半导体基板。半导体基板具备p型的第一半导体层、配置于第一半导体层的下侧的漂移层、以及配置于漂移层的下侧的n型的第二半导体层。漂移层具有第一导电型的第一半导体区域、以及在第一半导体区域中分散配置的多个第二导电型的第二半导体区域和多个第二导电型的第三半导体区域。第二半导体区域具有在沿着半导体基板的上表面的第一方向上较长的形状，第三半导体区域具有在沿着半导体基板的上表面并且与第一方向正交的第二方向上较长的形状。第二半导体区域和第三半导体区域沿着第一方向隔开间隔地交替配置，并且沿着第二方向隔开间隔地交替配置。
-
Patent Agency Ranking
公开(公告)号：CN116110934A
公开(公告)日：2023-05-12
申请号：CN202211382957.8
申请日：2022-11-07
IPC: H01L29/06 , H01L29/10 , H01L29/16 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 在半导体器件中，在漂移层(19)中设置在沟道栅极结构的沟道(25)下方并与沟道分离的第一深层(15)在沿深度方向的杂质浓度浓度曲线中具有高浓度区(15a)和低浓度区(15b)。高浓度区具有杂质浓度最大的高浓度峰，并且包括在断开状态下不耗尽的区域。低浓度区(15b)比高浓度区更靠近高浓度层(11)设置，具有杂质浓度变化梯度小于预定值的区域，并且在断开状态下耗尽。在第一深层中最靠近基底层的第一位置(P1)和高浓度峰的第二位置(P2)之间的第一长度(L1)小于第二位置和在低浓度区中最靠近基底层的第三位置(P3)之间的第二长度(L2)。
-
公开(公告)号：CN119584609A
公开(公告)日：2025-03-07
申请号：CN202411120256.6
申请日：2024-08-15
Abstract: 半导体装置具备：半导体衬底，具有形成有晶体管的元件区域；层间绝缘膜，设在半导体衬底上；以及半导体层，设在层间绝缘膜上。半导体层具有：第1导电型的第1半导体层，与晶体管的栅极连接；第2导电型的第2半导体层，与第1半导体层连接；以及第1导电型的第3半导体层，与第2半导体层连接并且与晶体管的低电位端子连接。
-
公开(公告)号：CN116722034A
公开(公告)日：2023-09-08
申请号：CN202310189575.1
申请日：2023-03-02
IPC: H01L29/423 , H01L29/78
Abstract: 半导体装置(1)具备衬底(10)、第1导电型的漂移层(12)、多个栅极电极(26)以及多个第2导电型的重复区域(40)。设穿过栅极电极(26)的排列方向上的栅极电极(26)的中心并且在衬底(10)的厚度方向上延伸的中心线为单元中心线(Oc)，在栅极电极(26)的排列方向上，设相邻的单元中心线(Oc)彼此之间的距离为单元间距(Pc)，设穿过栅极电极(26)的排列方向上的重复区域(40)的中心并且在衬底(10)的厚度方向上延伸的中心线为重复中心线(Or)，在栅极电极(26)的排列方向上，设相邻的重复中心线(Or)彼此之间的距离为重复间距(Pr)，单元间距(Pc)与重复间距(Pr)不同。
-
公开(公告)号：CN115706166A
公开(公告)日：2023-02-17
申请号：CN202210925476.0
申请日：2022-08-03
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 场效应晶体管包括半导体衬底和设置在所述半导体衬底的顶表面处的多个沟槽。所述沟槽在所述半导体衬底的顶表面处沿第一方向延伸，并且设置为在垂直于所述第一方向的方向上间隔开。连接区设置在主体区下方。在所述半导体衬底的俯视图中，所述连接区在与所述第一方向相交的第二方向上延伸，并且在垂直于所述第二方向的方向上间隔开。场弛豫区设置在所述连接区和所述沟槽下方。在所述半导体衬底的俯视图中，所述场弛豫区在与所述第一方向和所述第二方向相交的第三方向上延伸，并且在垂直于所述第三方向的方向上间隔开。
-
公开(公告)号：CN107919383B
公开(公告)日：2020-01-31
申请号：CN201710887817.9
申请日：2017-09-27
Abstract: 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.048 seconds)
