一种精确定位鳍式场效应晶体管的原子探针针尖样品制备方法

    公开(公告)号:CN111220820A

    公开(公告)日:2020-06-02

    申请号:CN202010061077.5

    申请日:2020-01-19

    Abstract: 本发明公开了一种精确定位鳍式场效应晶体管的原子探针针尖样品制备方法,本发明通过对小尺寸鳍式场效应晶体管进行预处理,根据预处理后两个相邻切割面的表面电路布局图得到的第一沉积保护层和两个相邻切割面上Fin沟道位置和与其对应的栅极位置,对其位置进行定位标记,对第一截面的表面进行保护层沉积,并根据未被覆盖的第一定位标记位置找到原被覆盖的第一定位标记的位置得到第二定位标记,并根据此第二定位标记进行切割处理,从而形成含有鳍式场效应晶体管针尖样品。本发明提出的制备方法能对所需分析结构进行精准定位,实现了两种截面方向精准定位制样,分别为沿着穿过Fin的方向制样或沿着穿过Gate的方向制样,制样时间缩短且制备流程高效可靠。

    基于交替偏置的高可靠接口电路及方法

    公开(公告)号:CN110554981A

    公开(公告)日:2019-12-10

    申请号:CN201910712286.9

    申请日:2019-08-02

    Abstract: 本发明涉及一种基于交替偏置的高可靠接口电路结构及方法,其中所述基于交替偏置的高可靠接口电路结构,包括:两个冗余模块,在每个冗余模块内,对整个I2C接口系统进行三模冗余;控制模块,连接至上述的两个冗余模块,用于控制两个冗余模块之间的电源切换和数据传输。本发明的基于交替偏置的高可靠接口电路提供了两个冗余模块,在每个冗余模块内对整个I2C接口系统进行三模冗余,然后,通过控制模块控制两个冗余模块之间的电源切换和数据传输,让各个冗余模块在断电的情况下,半导体材料内发生退火效应,使半导体材料内部被俘获的空穴被复合,抑制了总剂量效应的产生。

    一种超薄TEM样品的原位制备方法以及由此得到的超薄TEM薄膜

    公开(公告)号:CN110133020A

    公开(公告)日:2019-08-16

    申请号:CN201910339551.3

    申请日:2019-04-25

    Abstract: 本发明涉及一种超薄TEM样品的原位制备方法,包括如下步骤:S1,在原样品的表面,用离子束刻蚀,做好缺陷的位置标记;S2,参照位置标记进行原样品的粗减薄,得到薄膜样品;S3,进行薄膜样品的精细减薄,得到覆盖有碳保护膜的超薄TEM样品。本发明还提供根据上述的原位制备方法得到的超薄TEM薄膜,其中,超薄TEM薄膜的厚度小于30nm。根据本发明的超薄TEM样品的原位制备方法,其中的碳保护层不影响透射电子成像质量。由于碳保护层的支撑作用,在薄膜减薄过程中,有效避免了超薄样品容易发生的弯曲断裂及剥离问题。

    一种基于SOI工艺的D触发器电路

    公开(公告)号:CN107508578B

    公开(公告)日:2019-08-16

    申请号:CN201710592400.X

    申请日:2017-07-19

    Abstract: 本发明涉及一种基于SOI工艺的D触发器电路,包括时钟信号单元、输入级延迟单元、第一双互锁存储单元、第二双互锁存储单元和输出判定级单元,所述时钟信号单元的输入端与时钟信号输入端CK相连,输出端有两个分别与输入级延迟单元、第一双互锁存储单元和第二双互锁存储单元相连;所述输入级延迟单元的输入端与数据信号输入端D相连,输出端与第一双互锁存储单元的输入端相连;所述第一双互锁存储单元的输出端经过中间传输逻辑单元与第二双互锁存储单元的输入端相连,所述第二双互锁存储单元的输出端与输出判定级单元的输入端相连,所述输出判定级单元的输出端分别与第一输出端Q和第二输出端QN相连。本发明具有抗辐射效应,且能够减小面积。

    一种三模冗余电路结构
    15.
    发明公开

    公开(公告)号:CN108631772A

    公开(公告)日:2018-10-09

    申请号:CN201810446851.7

    申请日:2018-05-11

    Abstract: 本发明涉及一种三模冗余电路结构,其包括:第一功能模块、第二功能模块、第三功能模块和表决电路,还包括:第一异或门,其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接,其输出端提供第一输出信号;第二异或门,其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接,其输出端提供第二输出信号;以及或非门,其两个输入端分别与所述第一异或门和第二异或门的输出端连接,其输出端提供复位信号。本发明不仅可以实现现有TMR结构的功能,即过滤掉一个功能模块的信号翻转,还可以对发生信号翻转的功能模块进行准确定位,并且仅需要进行一次实验,即可检验出三模冗余是否属于过度设计,从而有效节约测试成本。

    一种基于SOI工艺的压控振荡器电路

    公开(公告)号:CN108462471A

    公开(公告)日:2018-08-28

    申请号:CN201810146296.6

    申请日:2018-02-12

    Abstract: 本发明涉及一种基于SOI工艺的压控振荡器电路,其包括:依次连接的偏置单元、四级差分延迟模块以及输出缓冲单元,其中,所述偏置单元接收一外围输入的电压信号,并向所述四级差分延迟模块提供一偏置电压;所述四级差分延迟模块四个依次连接的延迟单元,且每个所述延迟单元具有正、负输入端和正、负输出端,其中,第一个所述延迟单元的正、负输入端分别与第四个所述延迟单元的负、正输出端连接;所述输出缓冲单元的正、负输入端分别与第四个所述延迟单元的正、负输出端连接,其正、负输出端分别产生差分输出信号。本发明具有结构简单、面积小、相位噪声低、抗辐射性能强等优点。

    双埋层结构的绝缘体上的硅材料、制备及用途

    公开(公告)号:CN1564323A

    公开(公告)日:2005-01-12

    申请号:CN200410017239.6

    申请日:2004-03-26

    Abstract: 本发明涉及了一种双埋层结构的绝缘体上的硅材料、制备及用途。其特征在于:具有双埋层结构,下埋层为连续的绝缘埋层,上埋层为不连续的图形化绝缘埋层。在存在上埋层的SOI局部区域,顶层硅的厚度为0.05~0.4μm,而在不存在上埋层的SOI局部区域,顶层硅的厚度为0.6~20μm,制备方法是以注氧隔离技术制备的具有连续埋层的SOI材料为衬底,硅气相外延生长获得较厚的单晶硅层,再采用图形化SIMOX工艺得到不连续的上埋层结构,或再结合反应离子刻蚀技术以及硅选择性外延工艺将上埋层结构的连续状况转变为不连续的。所制备的材料为SOI光电子器件的单片集成提供了衬底材料。

    准绝缘体上的硅场效应晶体管及实现方法

    公开(公告)号:CN1184697C

    公开(公告)日:2005-01-12

    申请号:CN03115424.7

    申请日:2003-02-14

    Abstract: 本发明提出了一种准绝缘体上的硅(SOI)金属-氧化物-半导体场效应晶体管(MOSFET)器件的新结构及实现方法。其特征在于源漏区下方埋氧是连续的;而沟道区下方的埋氧是非连续的。采用注氧隔离技术来实现的艺过程是:(1)在半导体衬底中注入低于最优剂量的离子;(2)在器件沟道区光刻生成掩模;(3)在源漏区第二次注入离子,使源漏区注入的总剂量达到最优剂量;高温退火后在源漏区下方形成连续埋氧,沟道区下方形成非连续的埋氧;(4)常规CMOS技术完成器件制作。由于沟道下方的埋氧是非连续的,沟道和硅衬底之间电耦合,从而克服了SOI MOSFET器件的浮体效应和自热效应二大固有缺点。

    一种同时形成图形化埋氧和器件浅沟槽隔离的方法

    公开(公告)号:CN1431701A

    公开(公告)日:2003-07-23

    申请号:CN03115426.3

    申请日:2003-02-14

    Abstract: 本发明提出了一种同时形成图形化埋氧和器件浅沟槽隔离的方法。其特征在于将图形化绝缘体上的硅(SOI)材料的制备工艺和半导体器件的浅沟槽隔离(STI)工艺结合起来;在形成STI的过程中完成图形化SOI材料的制备。主要工艺步骤包括依次包括在半导体衬底中光刻出将形成的SOI区域及其四周的沟槽;离子注入;高温退火;填充沟槽,CMP抛光,腐蚀Si3N4掩模等。本发明的方法消除了常规图形化SOI材料中体硅与掩埋绝缘层之间过渡区的应力,改善了图形化SOI材料的质量;同时减少了器件STI隔离的工艺步骤。

Patent Agency Ranking