公开(公告)号：CN118116897A

公开(公告)日：2024-05-31

申请号：CN202410265865.4

申请日：2019-06-28

Applicant: 三菱电机株式会社

Inventor： 原田健司 ,  曾根田真也

IPC: H01L23/498 ,  H01L21/48 ,  H01L29/861

Abstract: 提供一种能够提高半导体装置的耐久性的技术。半导体装置具备：半导体衬底、半导体衬底之上的电极、电极之上的焊料接合用金属膜、焊料接合用金属膜之上的防氧化用金属膜、以及防氧化用金属膜之上的焊料层。在从防氧化用金属膜侧俯视观察焊料接合用金属膜及防氧化用金属膜时，焊料接合用金属膜具有不与防氧化用金属膜重叠的第1部分。

公开(公告)号：CN111668212B

公开(公告)日：2023-09-29

申请号：CN202010135495.4

申请日：2020-03-02

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  曾根田真也

IPC: H01L27/07 ,  H01L29/78 ,  H01L29/739 ,  H01L29/06

Abstract: 得到具有良好的电气特性，并且抑制了制造成本的半导体装置。半导体装置(10)具有半导体衬底(40)，半导体衬底(40)被分类为IGBT区域(11)、二极管区域(12)、及MOSFET区域(13)。在半导体衬底(40)设置n‑型漂移层(50)。漂移层(50)在IGBT区域(11)、二极管区域(12)及MOSFET区域(13)之间共用。就半导体衬底(40)而言，通过在IGBT区域(11)和MOSFET区域(13)之间必然配置二极管区域(12)，从而使IGBT区域(11)与MOSFET区域(13)彼此分离而不相邻。

公开(公告)号：CN116013978A

公开(公告)日：2023-04-25

申请号：CN202211259168.5

申请日：2022-10-14

Applicant: 三菱电机株式会社

Inventor： 阪口浩介 ,  中谷贵洋 ,  西康一 ,  曾根田真也

IPC: H01L29/739 ,  H01L29/861 ,  H01L21/331

Abstract: 目的在于得到能够抑制恢复动作时的尾电流的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有：半导体衬底，其具有IGBT区域和二极管区域；第1电极，其设置于所述半导体衬底的上表面；以及第2电极，其设置于所述半导体衬底的与上表面相反侧的背面，所述二极管区域具有：n型的漂移层；p型的阳极层，其设置于所述漂移层的上表面侧；以及n型的阴极层，其设置于所述漂移层的背面侧，在所述漂移层中的比所述半导体衬底的厚度方向上的中心更靠背面侧处，设置晶体缺陷密度高于所述漂移层的其它部分且具有质子的第1寿命控制区域，所述第1寿命控制区域的施主浓度的最大值小于或等于1.0×1015/cm3。

公开(公告)号：CN115810629A

公开(公告)日：2023-03-17

申请号：CN202211102670.5

申请日：2022-09-09

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  古川彰彦 ,  西康一 ,  藤井秀纪 ,  曾根田真也 ,  小西康雄

IPC: H01L27/06 ,  H01L29/739 ,  H01L29/861

Abstract: 提供使dV/dt的控制性提高，降低了导通损耗的半导体装置。在共通的半导体基板形成晶体管和二极管，具有晶体管区域和二极管区域，二极管区域具有：n型的第1半导体层，其设置于半导体基板的第2主面侧；n型的第2半导体层，其设置于第1半导体层之上；p型的第3半导体层，其与第2半导体层相比设置于半导体基板的第1主面侧；第1主电极，其对二极管赋予第1电位；第2主电极，其对二极管赋予第2电位；以及哑有源沟槽栅极，其是以从半导体基板的第1主面到达第2半导体层的方式设置的，哑有源沟槽栅极在两个侧面的至少一者侧具有未被赋予第1电位而是成为浮置状态的第3半导体层，对哑有源沟槽栅极赋予晶体管的栅极电位。

公开(公告)号：CN108695317B

公开(公告)日：2023-02-24

申请号：CN201810298798.0

申请日：2018-04-04

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  多留谷政良 ,  曾根田真也

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/417 ,  H01L29/739 ,  H01L29/861 ,  H01L21/8249 ,  H01L21/331 ,  H01L21/28

Abstract: 目的是针对在一个半导体衬底之上同时设置有开关元件区域和二极管区域的半导体装置，实现良好的二极管特性和低成本性。RC‑IGBT(104)具备横跨于晶体管区域(104A)和二极管区域(104B)之上，形成于半导体基体(35)的一个主面之上的第1电极(31)。半导体基体在晶体管区域(104A)，在一个主面(35A)侧具备MOS栅极构造(33)。RC‑IGBT(104)具备：层间绝缘膜(11)，其将MOS栅极构造(33)的栅极电极(7)覆盖，具备将半导体层露出的接触孔(13)；以及阻挡金属(12)，其形成于接触孔(13)内部。第1电极(31)进入至接触孔(13)，经由阻挡金属(12)与MOS栅极构造(33)的半导体层接触，与半导体基体(35)的二极管区域(104B)处的半导体层直接接触。

公开(公告)号：CN114725184A

公开(公告)日：2022-07-08

申请号：CN202111670175.X

申请日：2021-12-31

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  新田哲也 ,  玉城朋宏 ,  曾根田真也

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 目的在于得到能够对集电极电压拖尾进行抑制的半导体装置。本发明涉及的半导体装置具有：基板，其具有上表面和背面；第1导电型的漂移层，其设置于基板；第2导电型的基极层，其设置于基板中的漂移层之上；第1导电型的源极层，其设置于基极层的上表面侧；第1电极，其设置于基板的上表面，与源极层电连接；第2电极，其设置于基板的背面；栅极电极；沟槽栅极，其从基板的上表面将源极层和基极层贯穿而延伸至漂移层，与栅极电极或第1电极电连接；以及第2导电型的第1底层，其设置于漂移层中的沟槽栅极之下，第1底层中的杂质浓度在厚度方向上成为峰值的部分与沟槽栅极之间的第1距离大于1μm。

公开(公告)号：CN114628502A

公开(公告)日：2022-06-14

申请号：CN202111505801.X

申请日：2021-12-09

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  曾根田真也 ,  新田哲也 ,  古川彰彦

IPC: H01L29/10 ,  H01L29/739 ,  H01L29/78 ,  H01L21/331 ,  H01L21/336

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。目的在于提供能够实现适当的沟道区域的技术。半导体装置具有：第一接触层，其与第一沟槽接触部的下部连接；以及第二接触层，其与第二沟槽接触部的下部连接。在俯视观察时，第一沟槽的第一侧部与第一沟槽接触部之间的距离比第一沟槽的第二侧部与第二沟槽接触部之间的距离大，在剖视观察时，第一接触层与第一侧部分离，第二接触层与第二侧部连接。

公开(公告)号：CN114388612A

公开(公告)日：2022-04-22

申请号：CN202111204390.0

申请日：2021-10-15

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  田中翔 ,  曾根田真也 ,  小西和也

IPC: H01L29/06 ,  H01L29/423 ,  H01L27/07 ,  H01L21/28 ,  H01L21/822

Abstract: 提供适于抑制闩锁的半导体装置。在被相邻的有源沟槽夹着的台面区域，第3半导体层具有以与相邻的有源沟槽中的一个有源沟槽接触且与另一个有源沟槽不接触的方式离散地配置于第1方向的区域、以与另一个有源沟槽接触且与一个有源沟槽不接触的方式离散地配置于第1方向的区域，在被相邻的有源沟槽夹着的台面区域，第4半导体层在俯视观察时配置于与一个有源沟槽接触侧的第3半导体层和与另一个有源沟槽接触侧的第3半导体层之间、以及在第1方向上离散的第3半导体层的各区域之间。

公开(公告)号：CN112563321A

公开(公告)日：2021-03-26

申请号：CN202010987022.7

申请日：2020-09-18

Applicant: 三菱电机株式会社

Inventor： 曾根田真也 ,  上马场龙 ,  新田哲也

IPC: H01L29/417 ,  H01L29/861 ,  H01L27/06 ,  H01L29/739 ,  H01L21/28 ,  H01L21/8249

Abstract: 本发明涉及半导体装置及其制造方法。目的在于提供一种能够改善恢复损耗以及恢复耐量这两者的技术。半导体装置具有：第2导电型的基极层，其配置于IGBT区域的半导体基板的表面侧；以及第2导电型的阳极层，其配置于二极管区域的半导体基板的表面侧。阳极层包含：第1部分，其具有下端，该下端位于与基极层的下端相同的位置或者与基极层的下端相比位于上方；以及第2部分，其在俯视观察时与第1部分相邻，下端与第1部分的下端相比位于上方。

公开(公告)号：CN108735737A

公开(公告)日：2018-11-02

申请号：CN201810373333.7

申请日：2018-04-24

Applicant: 三菱电机株式会社

Inventor： 中村浩之 ,  曾根田真也

IPC: H01L27/07 ,  H01L29/06 ,  H01L21/82

CPC classification number: H01L27/0635 ,  H01L29/0607 ,  H01L29/0684 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/66136 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/861

Abstract: 目的在于提供能够降低恢复电流的技术。半导体装置具有半导体衬底，半导体衬底具有第1主面以及第2主面，该半导体衬底被规定出配置有续流二极管的第1区域、配置有IGBT的第2区域、和在俯视观察时将第1区域以及第2区域包围的耐压保持区域。半导体衬底具有：阳极层，其配置于第1区域的第1主面，呈第1导电型；扩散层，其与阳极层相邻地配置于耐压保持区域的第1主面，呈第1导电型。与阳极层和扩散层之间的边界相比在阳极层侧的第1主面配置有第1沟槽。