-
公开(公告)号：CN119698011A
公开(公告)日：2025-03-25
申请号：CN202411106158.7
申请日：2024-08-13
Applicant: 三菱电机株式会社
Abstract: 本发明涉及半导体装置和半导体装置的制造方法，减少大电流流动那样的条件下的破坏耐量的偏差而提高了可靠性。是在具有第1主面和第2主面的半导体基板形成有晶体管的半导体装置，半导体基板的晶体管区域具有：n型的第1半导体层；p型的第2半导体层，设置于比第1半导体层靠第1主面侧的位置；n型的第3半导体层，设置于比第2半导体层靠第1主面侧的位置；沟槽栅极，在厚度方向从第1主面贯通第3半导体层和第2半导体层并到达第1半导体层内；以及层间绝缘膜，设置于沟槽栅极之上，层间绝缘膜具有至少1处俯视时的与沟槽栅极的延伸方向交叉的宽度方向的长度局部变窄的窄幅部。
-
公开(公告)号：CN114267725A
公开(公告)日：2022-04-01
申请号：CN202111105778.5
申请日：2021-09-22
Applicant: 三菱电机株式会社
IPC: H01L29/08 , H01L29/417 , H01L27/06
Abstract: 本发明涉及半导体装置，其目的在于，在RC‑IGBT中确保动作区域，并且降低恢复损耗。在RC‑IGBT(100、101)的俯视观察时，边界区域(50)的单位面积中的n+型源极层(13)的占有比率比IGBT区域(10)的单位面积中的n+型源极层(13)的占有比率小，边界区域(50)的单位面积中的p+型接触层(14)的占有比率比IGBT区域(20)的单位面积中的p+型接触层(14)的占有比率小。
-
公开(公告)号：CN113314603A
公开(公告)日：2021-08-27
申请号：CN202110194137.5
申请日：2021-02-20
Applicant: 三菱电机株式会社
IPC: H01L29/423 , H01L29/739 , H01L27/06
Abstract: 本发明提供一种半导体装置。对电场在多个第1沟槽栅极和多个第2沟槽栅极各自的端部集中，在沟槽内设置的绝缘膜劣化进行抑制，该多个第1沟槽栅极与多个第2沟槽栅极在沟槽栅极的延伸方向上邻接且分别以不同的间距设置。具有：多个第1二极管沟槽栅极(21)，其沿第1主面从单元区域的一端侧向相对的单元区域的另一端侧延伸且以第1间距(W1)相互邻接设置；边界沟槽栅极(23)，其与第1二极管沟槽栅极(21)的端部(21c)连接且在与第1二极管沟槽栅极(21)的延伸方向交叉的方向上延伸；以及第2二极管沟槽栅极(22)，其具有与边界沟槽栅极(23)连接的端部(22c)，该第2二极管沟槽栅极向单元区域的另一端侧延伸。
-
公开(公告)号：CN113745312B
公开(公告)日：2024-08-06
申请号：CN202110559128.1
申请日：2021-05-21
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/861 , H01L29/739 , H01L27/06
Abstract: 提供抑制了恢复动作中的雪崩动作，提高了恢复破坏耐量的RC‑IGBT。半导体装置在共通的半导体基板形成了晶体管和二极管，二极管区域具有：第2导电型的第5半导体层，其设置于半导体基板的第2主面侧；第2导电型的第2半导体层，其设置于第5半导体层之上；第1导电型的第3半导体层，其与第2半导体层相比设置于半导体基板的第1主面侧；第1导电型的第6半导体层，其设置于第3半导体层之上；第2电极，其与第6半导体层电连接；第1电极，其与第5半导体层电连接；以及寿命控制层，其到达比从第1主面侧起的第3半导体层的厚度方向端部和从第2主面侧起的第5半导体层的厚度方向端部之间的第2半导体层的中间位置深的位置，由晶体缺陷层构成。
-
公开(公告)号：CN116960121A
公开(公告)日：2023-10-27
申请号：CN202310433327.7
申请日：2023-04-21
Applicant: 三菱电机株式会社
IPC: H01L27/02
Abstract: 提供使半导体装置的散热性提高的半导体装置。还涉及电力变换装置。半导体装置具有如下特征，即，在俯视观察时具有IGBT区域(10)及二极管区域(20)各自被以直线状交替地配置的交替区域，在由俯视观察时沿交替区域的第1方向上的宽度各自具有大于或等于2种的IGBT区域(10)及二极管区域(20)构成的单元区域中，在交替区域，最靠近单元区域的中心的IGBT区域(10a)的第1方向上的宽度小于或等于其它IGBT区域(10)的第1方向上的宽度，最靠近单元区域的中心的二极管区域(20a)的第1方向上的宽度小于或等于其它二极管区域(20)的第1方向上的宽度。
-
Patent Agency Ranking
公开(公告)号：CN110178202B
公开(公告)日：2023-10-27
申请号：CN201780082643.7
申请日：2017-01-13
Applicant: 三菱电机株式会社
IPC: H01L21/288
Abstract: 半导体衬底(1)具有彼此相对的表面以及背面。栅极配线(2)以及第1及第2表面电极(3、4)形成于半导体衬底(1)的表面。第1及第2表面电极(3、4)通过栅极配线(2)而彼此分割开。绝缘膜(7)覆盖栅极配线(2)。电极层(8)跨过栅极配线(2)而形成于绝缘膜(7)以及第1及第2表面电极(3、4)之上。背面电极(9)形成于半导体衬底(1)的背面。第1镀敷电极(10)形成于电极层(8)之上。第2镀敷电极(11)形成于背面电极(9)之上。
-
公开(公告)号：CN114792720A
公开(公告)日：2022-07-26
申请号：CN202210071008.1
申请日：2022-01-21
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L27/07 , H01L21/8248
Abstract: 提供抑制了耐压降低的半导体装置及半导体装置的制造方法。IGBT区域(10)具有：n型载流子积蓄层(2)，其与n‑型漂移层(1)接触而设置于n‑型漂移层(1)的第1主面(1a)侧，与n‑型漂移层(1)相比n型杂质浓度高；p型基极层(15)，其设置于n型载流子积蓄层(2)和1主面(1a)之间；n+型的发射极层(13)，其选择性地设置于p型基极层(15)的表层部；以及栅极电极(11a)，其设置为隔着绝缘膜与n+型发射极层(13)及p型基极层(15)相对，二极管区域(20)具有p型阳极层(25)，其设置于n‑型漂移层(1)和第1主面(1a)之间，并设置于距离第1主面(1a)的深度比n型载流子积蓄层(2)和n‑型漂移层(1)的边界深的位置为止。
-
公开(公告)号：CN112420819A
公开(公告)日：2021-02-26
申请号：CN202010830288.0
申请日：2020-08-18
Applicant: 三菱电机株式会社
IPC: H01L29/417 , H01L23/00 , H01L29/45 , H01L23/488
Abstract: 本公开涉及半导体装置，其目的在于得到能够抑制由镀敷导致的对半导体基板的损伤并实现高可靠性的半导体装置。本公开涉及的半导体装置具有：半导体基板；下部电极，其设置于该半导体基板之上；绝缘膜，其设置于该半导体基板之上，将该下部电极包围；以及镀敷电极，其设置于该下部电极之上，该镀敷电极在上表面具有凸部，该凸部具有：第1部分，其在与该半导体基板的上表面平行的第1方向延伸；以及第2部分，其在与该半导体基板的该上表面平行且与该第1方向交叉的第2方向延伸，该镀敷电极比该绝缘膜薄。
-
公开(公告)号：CN110178202A
公开(公告)日：2019-08-27
申请号：CN201780082643.7
申请日：2017-01-13
Applicant: 三菱电机株式会社
IPC: H01L21/288
Abstract: 半导体衬底(1)具有彼此相对的表面以及背面。栅极配线(2)以及第1及第2表面电极(3、4)形成于半导体衬底(1)的表面。第1及第2表面电极(3、4)通过栅极配线(2)而彼此分割开。绝缘膜(7)覆盖栅极配线(2)。电极层(8)跨过栅极配线(2)而形成于绝缘膜(7)以及第1及第2表面电极(3、4)之上。背面电极(9)形成于半导体衬底(1)的背面。第1镀敷电极(10)形成于电极层(8)之上。第2镀敷电极(11)形成于背面电极(9)之上。
-
公开(公告)号：CN110060926A
公开(公告)日：2019-07-26
申请号：CN201910031363.4
申请日：2019-01-14
Applicant: 三菱电机株式会社
IPC: H01L21/285
Abstract: 本发明的目的在于提供一种半导体装置的制造方法，该半导体装置的制造方法能够兼顾热应力环境下的半导体装置的可靠性以及制造工序中的组装性的提高。在半导体装置的制造方法中，在半导体基板的一个主面，通过将第1导电膜堆积、图案化，从而形成第1电极，在第1电极之上，形成与第1电极所具有的图案对应的第1金属膜，在半导体基板的另一个主面，通过将第2导电膜堆积，从而形成第2电极，在第2电极之上，形成比第1金属膜薄的第2金属膜，分别在第1金属膜之上以及第2金属膜之上通过非电解镀而一起形成第3金属膜。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
