公开(公告)号：CN1612307A

公开(公告)日：2005-05-04

申请号：CN200410089651.9

申请日：2004-10-29

Applicant: 三洋电机株式会社

Inventor： 饭塚胜彦 ,  冈田和央

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78

CPC classification number: H01L29/458 ,  H01L21/31111 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66772

Abstract: 一种半导体装置的制造方法，在形成具有LDD结构，且具有采用金属硅化物形成的硅化物层的晶体管时，不产生硅衬底消减或碳污染。在硅衬底1上形成栅极绝缘膜2，在栅极电极3上形成和栅极绝缘膜2的材料相同种类的绝缘膜4。然后，形成第一绝缘膜6和第二绝缘膜，其中，第一绝缘膜6是和所述栅极绝缘膜2及所述栅极电极3上的绝缘膜4的材料不同的绝缘膜，第二绝缘膜是和栅极绝缘膜2及栅极电极3上的绝缘膜4的材料相同的绝缘膜。然后，使用干蚀刻形成由第二绝缘膜构成的衬垫8，然后，使用湿蚀刻形成LDD结构，形成用于形成硅化物层的开口部。其结果是，可不产生硅衬底的消减或碳污染而制造具有LDD结构或金属硅化物层的晶体管。

公开(公告)号：CN1983612B

公开(公告)日：2010-07-21

申请号：CN200610166709.4

申请日：2006-12-08

Applicant: 三洋电机株式会社

Inventor： 野间崇 ,  冈田和央 ,  石部真三 ,  北川胜彦 ,  森田佑一 ,  大塚茂树 ,  山田纮士 ,  大久保登 ,  篠木裕之 ,  沖川满

IPC: H01L27/146 ,  H01L23/485 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L27/14618 ,  H01L27/14636 ,  H01L31/0203 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/10 ,  H01L2924/00014

Abstract: 一种半导体装置，在半导体基板(2)的表面上形成有光接收元件(1)(例如CCD、红外线传感器、CMOS传感器、照度传感器等光接收元件)。半导体基板(2)的背面配置多个球状的导电端子(11)。各个导电端子(11)经由配线层(9)而与半导体基板(2)的表面的焊盘电极(4)电气连接。在此，配线层(9)和导电端子(11)在所述半导体基板(2)的背面上、在垂直方向上看时除与光接收元件(1)的形成区域重叠的区域以外的区域上，在与所述光接收元件(1)的形成区域重叠的区域上不配置配线层(9)、导电端子(11)。从而能够解决输出图像上映入形成在半导体基板的背面上的配线图案这样的问题。

公开(公告)号：CN1983612A

公开(公告)日：2007-06-20

申请号：CN200610166709.4

申请日：2006-12-08

Applicant: 三洋电机株式会社

Inventor： 野间崇 ,  冈田和央 ,  石部真三 ,  北川胜彦 ,  森田佑一 ,  大塚茂树 ,  山田纮士 ,  大久保登 ,  篠木裕之 ,  沖川满

IPC: H01L27/146 ,  H01L23/485 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L27/14618 ,  H01L27/14636 ,  H01L31/0203 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/10 ,  H01L2924/00014

Abstract: 一种半导体装置，在半导体基板(2)的表面上形成有光接收元件(1)(例如CCD、红外线传感器、CMOS传感器、照度传感器等光接收元件)。半导体基板(2)的背面配置多个球状的导电端子(11)。各个导电端子(11)经由配线层(9)而与半导体基板(2)的表面的焊盘电极(4)电气连接。在此，配线层(9)和导电端子(11)在所述半导体基板(2)的背面上、在垂直方向上看时除与光接收元件(1)的形成区域重叠的区域以外的区域上，在与所述光接收元件(1)的形成区域重叠的区域上不配置配线层(9)、导电端子(11)。从而能够解决输出图像上映入形成在半导体基板的背面上的配线图案这样的问题。

公开(公告)号：CN1753153A

公开(公告)日：2006-03-29

申请号：CN200510106862.3

申请日：2005-09-26

Applicant: 三洋电机株式会社

Inventor： 野间崇 ,  冈田和央 ,  山田紘士 ,  饭田正则

IPC: H01L21/28

CPC classification number: H01L24/12 ,  H01L21/76898 ,  H01L23/3114 ,  H01L24/11 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/13099 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 一种半导体装置的制造方法，在芯片尺寸封装型半导体装置的制造方法中，提高其可靠性。在半导体衬底(10)的表面介由第一绝缘膜(11)形成支承体(14)。然后，将半导体衬底(10)的一部分从该背面选择性地进行蚀刻而形成开口部(10w)后，在该背面形成第二绝缘膜(17)。然后，选择性地蚀刻开口部(10w)的底部的第一绝缘膜(11)及第二绝缘膜(16)，露出该开口部(10w)的底部的焊盘电极(12)。然后，在从半导体衬底(10)的背面到位于开口部(10w)的侧壁和底部的边界的第二绝缘膜上，选择性地形成有第三抗蚀层(18)。之后，按照规定的图案，选择性地形成与开口部(10w)的底部的焊盘电极(12)电连接，并在半导体衬底(10)的背面上延伸的配线层(19)。

公开(公告)号：CN1612308A

公开(公告)日：2005-05-04

申请号：CN200410089652.3

申请日：2004-10-29

Applicant: 三洋电机株式会社

Inventor： 饭塚胜彦 ,  冈田和央 ,  森智典 ,  土桥博之 ,  铃木弘之 ,  本多孝好 ,  谷口敏光

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/84 ,  H01L29/78 ,  H01L21/02

CPC classification number: H01L29/6659 ,  H01L21/2652 ,  H01L29/665 ,  H01L29/7833

Abstract: 一种半导体装置的制造方法，不产生硅衬底的削减或碳污染，形成LDD结构或金属硅化物区域。在栅极电极3的侧面部形成衬垫6时，将绝缘膜5的蚀刻分为干蚀刻和湿蚀刻两个阶段进行。另外，使用氮化硅膜作为高浓度杂质物注入时的缓冲膜，利用湿蚀刻除去该膜。其结果可防止硅衬底1的削减，防止碳污染，另外，由作为湿蚀刻特征的选择比的大小，杂质区域或硅化物形成区域的深度或电阻的面内的偏差变小。