公开(公告)号：CN111916129A

公开(公告)日：2020-11-10

申请号：CN202010272691.6

申请日：2020-04-09

Applicant: 三星电子株式会社

Inventor： 裵敏敬 ,  金泰勋 ,  禹明勋 ,  李奉镕 ,  黄斗熙

IPC: G11C16/14

Abstract: 一种非易失性存储器设备的操作方法，其中该非易失性存储器设备包括单元串，其中该单元串包括串联在位线与共源极线之间并堆叠在垂直于基板的方向上的多个单元晶体管，该方法包括：对多个单元晶体管中的擦除控制晶体管进行编程；以及在擦除控制晶体管被编程之后，将擦除电压施加到共源极线或位线，并且将擦除控制电压施加到连接到擦除控制晶体管的擦除控制线，其中，擦除控制电压小于擦除电压且大于接地电压，并且其中，擦除控制晶体管在多个单元晶体管中的接地选择晶体管与共源极线之间，或者在多个单元晶体管中的串选择晶体管与位线之间。

公开(公告)号：CN109087918A

公开(公告)日：2018-12-25

申请号：CN201810600164.6

申请日：2018-06-12

Applicant: 三星电子株式会社

Inventor： 金光洙 ,  金贤锡 ,  洪淳爀 ,  黄斗熙

IPC: H01L27/11563 ,  H01L27/11578

CPC classification number: H01L27/11582 ,  H01L23/5283 ,  H01L23/53271 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L29/1037 ,  H01L29/4234 ,  H01L29/7926 ,  H01L27/11563 ,  H01L27/11578

Abstract: 一种垂直存储器件包括：栅极结构，包括堆叠在衬底上的多个栅电极层；多个沟道结构，穿过栅极结构并在垂直于衬底的上表面的方向上延伸；公共源极线，穿过栅极结构并在第一方向上延伸；金属线，在第一方向上在公共源极线之上延伸；以及多个连接部分，插置在金属线和公共源极线之间。

公开(公告)号：CN119364764A

公开(公告)日：2025-01-24

申请号：CN202410431957.5

申请日：2024-04-11

Applicant: 三星电子株式会社

Inventor： 吴荣泽 ,  金志雄 ,  金泰勳 ,  裵敏敬 ,  白昇宰 ,  李载悳 ,  黄斗熙

IPC: H10B41/27 ,  H10B41/35 ,  H10B41/41 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40

Abstract: 提供了一种半导体装置。所述半导体装置包括外围电路结构和堆叠在外围电路结构上的单元结构。单元结构包括：多个栅电极，在竖直方向上彼此间隔开；沟道结构，穿过所述多个栅电极并在竖直方向上延伸，沟道结构具有靠近外围电路结构的第一端和与第一端相对的第二端；以及共源极层，覆盖沟道结构的第二端。沟道结构包括在竖直方向上延伸的沟道层，共源极层包括第一区域和第二区域，第一区域和第二区域包含不同导电类型的杂质，并且共源极层的第一区域连接到沟道层的至少一部分。

公开(公告)号：CN119271118A

公开(公告)日：2025-01-07

申请号：CN202410782585.0

申请日：2024-06-17

Applicant: 三星电子株式会社

Inventor： 曹丙坤 ,  李旻佑 ,  全俊镐 ,  金德成 ,  黄斗熙

IPC: G06F3/06

Abstract: 提供了一种存储器件，该存储器件包括连接到外部数据焊盘的内容可寻址存储器物理层。在写入操作期间，基于从外部数据焊盘接收到的第一数据，内容可寻址存储器物理层向存储单元阵列的与从外部设备接收到的地址相对应的所选择的存储单元发送从存储在内容可寻址存储单元阵列中的数据模式中选择的数据模式作为输入数据。在读取操作期间，基于从外部设备接收到的地址，内容可寻址存储器物理层将从存储单元阵列读取的输出数据与数据模式进行比较，并通过外部数据焊盘输出与比较结果匹配的数据模式相对应的内容可寻址存储器地址作为第二数据。

公开(公告)号：CN116136830A

公开(公告)日：2023-05-19

申请号：CN202211320610.0

申请日：2022-10-26

Applicant: 三星电子株式会社

Inventor： 秋喆焕 ,  黄晙夏 ,  黄斗熙

IPC: G06F13/16 ,  G06F13/40

Abstract: 提供了一种存储器件、驱动存储器件的方法以及驱动主机装置的方法。所述存储器件包括：存储单元，所述存储单元用于存储数据；以及存储器控制器，所述存储器控制器被配置为：检查是否使用动态电压频率缩放核(DVFSC)操作，响应于使用所述DVFSC操作检查存储在所述存储器件中的指示主机装置的设置的信息，基于所述信息来确定用于所述DVFSC操作的低电压的电平，并且向所述主机装置发送确定出的用于所述DVFSC操作的所述低电压的电平。

公开(公告)号：CN114530172A

公开(公告)日：2022-05-24

申请号：CN202111397188.4

申请日：2021-11-23

Applicant: 三星电子株式会社

Inventor： 徐廷硕 ,  金光贤 ,  金治国 ,  柳承佑 ,  黄斗熙

IPC: G11C7/10

Abstract: 提供了半导体存储器装置和包括其的存储器系统。一种半导体存储器装置包括：外部电阻器,其设置在板上；以及多个存储器晶片，其安装在板上并且被指定为主晶片和从晶片。存储器晶片共同连接至外部电阻器。主晶片在半导体存储器装置的初始化序列期间执行第一阻抗校准操作，并且在其中的第一寄存器集中存储第一校准数据、第一电压和第一温度。在第一阻抗校准操作完成之后，在初始化序列期间，多个从晶片中的每一个执行第二阻抗校准操作，并且在其中的第二寄存器集中存储与第二阻抗校准操作关联的第二校准数据和对应于第一校准数据和第二校准数据之间的差的偏差数据。

公开(公告)号：CN112071855A

公开(公告)日：2020-12-11

申请号：CN202010528944.1

申请日：2020-06-11

Applicant: 三星电子株式会社

Inventor： 李奉镕 ,  金泰勋 ,  裴敏敬 ,  禹明勋 ,  黄斗熙

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种竖直半导体装置及其制造方法。所述竖直半导体装置包括：共源半导体层，其位于衬底上；支撑层，其位于共源半导体层上；交替地堆叠在支撑层上的栅极和层间绝缘层；沟道图案，其在与衬底的上表面垂直的第一方向上延伸，同时穿过栅极和支撑层，支撑层的面对沟道图案的侧壁相对于栅极的面对沟道图案的侧壁偏移；以及信息存储层，其在栅极与沟道图案之间延伸，信息存储层至少延伸到支撑层的面对沟道图案的侧壁。