公开(公告)号：CN1841783A

公开(公告)日：2006-10-04

申请号：CN200610009391.9

申请日：2006-03-07

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  田喜锡 ,  崔容硕 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/40 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  G11C16/0425 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42328

Abstract: 披露了非易失性存储器件以及制造非易失性存储器件的方法。更具体地说，提供了这样一种分裂栅极储存器件，其具有的架构提供增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN1794458A

公开(公告)日：2006-06-28

申请号：CN200510109674.6

申请日：2005-09-19

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  尹胜范 ,  韩晶昱

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247 ,  H01L21/336

CPC classification number: H01L29/7885 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L29/42328

Abstract: 在一个实施例中，半导体器件包括具有第一结区和第二结区的半导体基板。在该基板上设置绝缘的浮置栅极。该浮置栅极至少与第一结区部分交叠。在浮置栅极上设置绝缘的编程栅极。编程栅极具有弯曲的上表面。半导体器件还包括设置在基板上并靠近浮置栅极的绝缘的擦除栅极。该擦除栅极与第二结区部分交叠。

公开(公告)号：CN1534769A

公开(公告)日：2004-10-06

申请号：CN200410032000.6

申请日：2004-03-31

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  韩晶昱 ,  姜盛泽 ,  李种德 ,  朴炳国

IPC: H01L21/8247

CPC classification number: H01L21/28282 ,  H01L29/66833 ,  H01L29/7923

Abstract: 一种利用反向自对准过程制造双ONO形式的SONOS存储器的方法，其中，在栅极下面形成一ONO电介质层，并且不论光刻极限如何，利用反向自对准过程，将该ONO电介质层实际上分开为两个部分。为了容易进行反向自对准，采用用于确定ONO电介质层的宽度的缓冲层和隔片。这样，可以适当地调整在编程和擦试过程中，俘获的电荷的分散，从而改善SONOS的特性，本发明可以防止在编程和擦试操作后，随着时间变化电荷的再分布。

公开(公告)号：CN1101457A

公开(公告)日：1995-04-12

申请号：CN94104276.6

申请日：1994-03-10

Applicant: 三星电子株式会社

Inventor： 韩晶昱

IPC: H01L21/336

CPC classification number: H01L29/78 ,  H01L29/66621

Abstract: 在此披露了一种制造其漏极与沟道区分离(DSC结构)的凹槽栅极金属氧化物半导体场效应晶体管的方法，以满足在深亚微米技术中提出的器件的可靠性和性能等所有要求。按照本发明，同时界定沟道区和场区，使用LOCOS形成其凹形沟道区与漏区分离的MOSFET，从而避免了因腐蚀硅基片引起的表面损伤。将控制阈值电压的杂质注入整个沟道区以防止与漏区分离的沟道区中载流子迁移率和跨导的减少。

公开(公告)号：CN101615597A

公开(公告)日：2009-12-30

申请号：CN200910139687.6

申请日：2006-07-20

Applicant: 三星电子株式会社

Inventor： 田喜锡 ,  韩晶昱 ,  李昌勋 ,  姜盛泽 ,  徐辅永 ,  权赫基

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115

CPC classification number: H01L27/11524 ,  G11C16/0433 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

Abstract: 本发明提供了一种非易失存储单元，包括：源区和漏区，设置在半导体衬底中并彼此分隔开；源极选择线和漏极选择线，设置在该源区和漏区之间的半导体衬底上方。该源极选择线和漏极选择线分别与源区和漏区相邻设置。该非易失存储单元还包括单元栅极图案，设置在源极选择线与漏极选择线之间的半导体衬底上方；第一浮置杂质区，设置在位于源极选择线和单元栅极图案之间的间隙区下面的半导体衬底中；和第二浮置杂质区，设置在位于漏极选择线和单元栅极图案之间的间隙区下面的半导体衬底中。该单元栅极图案和选择线之间的距离小于选择线的宽度。

公开(公告)号：CN100552978C

公开(公告)日：2009-10-21

申请号：CN200610009391.9

申请日：2006-03-07

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  田喜锡 ,  崔容硕 ,  徐辅永 ,  权赫基

IPC: H01L29/788 ,  H01L29/40 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7885 ,  G11C16/0425 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42328

Abstract: 披露了分裂栅极存储单元及制造其阵列的方法，该存储单元包括：形成于半导体衬底中的第一和第二扩散区；在第一和第二扩散区之间形成于半导体衬底上的浮置栅电极，其中浮置栅电极的第一侧与所述第一扩散区的一部分重叠；在浮置栅电极的第二侧和第二扩散区之间形成于半导体衬底上的控制栅电极；设置于控制栅电极和浮置栅电极的第二侧之间的隧穿介质层；形成于半导体衬底中的第一扩散区上且与所述浮置栅电极的第一侧相邻的耦合栅电极；以及设置于耦合栅电极和浮置栅电极的第一侧之间的耦合介质层，其中耦合介质层的厚度小于隧穿介质层的厚度。这样的分裂栅极储存器件具有的架构提供增强的浮置栅极耦合比，由此能够提高写入和擦除效率和性能。

公开(公告)号：CN101377955A

公开(公告)日：2009-03-04

申请号：CN200810214917.6

申请日：2008-08-28

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  韩晶昱 ,  田喜锡 ,  文正护 ,  河成烨

IPC: G11C16/28 ,  G11C16/34 ,  G11C16/30 ,  G11C16/02 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/0433 ,  G11C16/26 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529

Abstract: 本发明公开一种电可擦除可编程只读存储器(EEPROM)单元及其形成和读取方法。在读取EEPROM单元中的数据的方法中，用于读取的位线电压被施加到包括存储器晶体管和选择晶体管的EEPROM单元。第一电压被施加到存储器晶体管的感测线。大于第一电压的第二电压被施加到选择晶体管的字线。将通过EEPROM单元的电流与预定的参考电流对比，以读取存储在EEPROM单元中的数据。EEPROM单元的单元接通电流在擦除状态中会增加，单元中的数据可以被容易地区分。

公开(公告)号：CN100401521C

公开(公告)日：2008-07-09

申请号：CN200410063137.8

申请日：2004-05-20

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  韩晶昱 ,  尹胜范 ,  朴成佑

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7841

Abstract: 一种EEPROM单元结构，具有非均匀的栅极电介质厚度，可以包括：一半导体基板；基板上的一存储器晶体管和一选择晶体管；以及在基板中晶体管之间形成的并且部分地延伸到存储器晶体管下面的一浮动结；存储器晶体管中的一栅极电介质层，沿横向被安排到厚度为Ttunnel的隧道区中并且与浮动结的一部分重叠，厚度为Tnear＞Ttunnel并且位于隧道区旁边与该选择晶体管对应的近沟道区，以及厚度为Tfar＜Tnear并且位于近沟道层旁边与隧道区对应的远沟道区。一种制造这种EEPROM单元结构的相关的方法包括相应的步骤。

公开(公告)号：CN100350612C

公开(公告)日：2007-11-21

申请号：CN02143798.X

申请日：2002-09-29

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  韩晶昱 ,  金成均 ,  柳铉基

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L21/28185 ,  G11C16/0466 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明公开了一种非易失性存储单元及其制造方法。该存储单元能够在第一方向上写入并在第二方向上读取。该存储单元包括位于源极或者漏极、或者源极和漏极两者附近的一个或者两个电荷俘获区域。在编程操作中，电子可以通过热电子注入而注入到所述电荷俘获区域中。在擦除操作中，空穴可以被注入到所述电荷俘获区域中。本发明的实施例包括一个仅被控制栅重叠一定程度的电荷俘获区域，在该区域中，在编程操作中，注入的电子以后可以通过将空穴注入到该电荷俘获区域中而得以擦除。

公开(公告)号：CN1627482A

公开(公告)日：2005-06-15

申请号：CN200410010479.3

申请日：2004-11-15

Applicant: 三星电子株式会社

Inventor： 姜盛泽 ,  尹胜范 ,  韩晶昱 ,  徐辅永 ,  朴成佑 ,  朴志薰

IPC: H01L21/314 ,  H01L21/336 ,  H01L29/788

CPC classification number: H01L21/28273 ,  H01L21/0214 ,  H01L21/3144 ,  H01L29/513 ,  H01L29/7881

Abstract: 在形成半导体器件的方法和根据该方法形成的半导体器件中，在下导电层和上导电层之间提供薄介电层。在一个实施例中，薄介电层由栅极间介电层构成，下导电层由浮置栅极构成，上介电层由晶体管例如非易失性存储单元晶体管的控制栅极构成。使用导致底层的浮置栅极的表面粗糙度减小和导致在浮置栅极上形成薄氮氧化硅层的热处理工艺形成薄介电层。在这种方式中，薄介电层提供了下浮置栅极和上控制栅极之间增强的电容耦合。这还导致晶体管的编程电压、擦除电压和读取电压降低，同时保持阈值电压在希望的范围中。另外，因为假定编程电压降低，则不需要激励电路，所以可以使晶体管和最终存储单元的尺寸小型化并且减轻对电路中高电压区的需要。